本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
High-kゲート絶縁膜
UltiamteLowPowerのデバイス構造2
－High-kゲート絶縁膜の採用－
ゲートリーク電流の低減
当社ではHigh-kゲート絶縁膜（注３）を55nm製品から採用します。これにより、従来の酸化膜系絶縁膜を用いた場合と比較して、スタンバイ時の電力を1/5に低減することが可能となります。
図１はNECエレクトロニクス独自のHigh-k技術を適用したCMOSトランジスタと一般的なHigh-k技術を使用した場合、ならびに従来の酸窒化膜を用いた場合の性能比較を示しています。
High-k薄膜の採用
微細化を進め、トランジスタ性能を上げるためには、ゲート絶縁膜を薄くする必要があります。しかし従来ゲート酸化膜に用いられていた酸窒化膜を薄膜化すると、絶縁性が劣化し、ゲートリーク電流が大幅に増大してしまいます。そこで、High-k材料をゲート絶縁膜に適用する技術が提案されました。絶縁膜材料にｋ値（誘電率）の高い物質を使うと、物理的には厚くとも電気的には薄膜化と同じ効果が得られるからです。
しかし、酸窒化物のゲート絶縁膜をそのままHigh-k材料に置き換えると、しきい値電圧が高くなり、適用範囲が限定されるという問題がありました。NECエレクトロニクスのHigh-k技術では、Hfドープトシリケートのゲート絶縁膜を適用する（図２）ことでこの問題を解決し、適用範囲の広いCMOS技術を確立しています（図３）。
High-kゲート絶縁膜導入によるGIDLの低減と性能向上
従来の酸窒化膜トランジスタではオフリーク電流を下げるため、しきい値を高くする必要がありました。そのためにはチャネル部の不純物濃度を上げなければならず、これは電子やホールのキャリアが不純物に散乱される原因となり、移動度が落ちるためオン電流を下げる原因となっていました。
ハフニウム系のHigh-kゲート絶縁膜には、しきい値を高める効果があるため、これに応じてチャネル濃度を低く設定することが可能になります。チャネル濃度が低いほどGIDLは低減できるため、High-kゲート絶縁膜トランジスタでは従来の酸化膜系ゲートトランジスタと比較して、GIDLを大幅に低減できるのです。また同時に不純物散乱が低減するためにキャリアの移動度があがり、すなわちオン電流が向上するためにトランジスタ特性の性能向上につながっています。
このように、NECエレクトロニクス独自のHigh-kゲート技術を導入し、最適チャネル設計を行うことにより、MOSトランジスタの全リーク成分を満遍なく低減、同時に性能を向上することが可能となります。
NECエレクトロニクスでは、業界初となるHigh-kゲート絶縁膜トランジスタの実用化を予定しております。
