サイトマップ  お問い合わせ

高いSoC親和性

大規模混載DRAM(eDRAM)を組み込んだ高機能SoCレイアウト設計を容易にするべく、NECエレクトロニクスのeDRAMマクロは通常必要となるレイアウト制限を課していません。一般の内蔵DRAMでは、同一チップ上での回転配置は許容されませんが、これは、特にチップ上に複数のDRAMマクロを組み込む場合、SoCのレイアウトにとって大きな制限事項になります。

任意の回転配置が可能

NECエレクトロニクスのeDRAMマクロブロックは、任意の回転配置が可能です。これは当社独自の特徴であり、チップのフロアプラン最適化、ダイサイズ縮小に大きな効果を発揮します。

マクロ上に信号配線可

加えてもうひとつの特徴は、eDRAMマクロ上に信号配線を通すことが可能であることです。これにより配線レイアウトがよりシンプルになり、さらにはタイミング収束性、チップ面積縮小といった効果があります。一般のDRAMマクロでは、マクロ上の配線レイアウトを制限しており、配置配線ツールはこれらのブロックを迂回して配線しなければなりません。このため例えばI/Oとコアロジックを長い配線で接続することになります。これに対しNECエレクトロニクスのマクロでは、DRAMブロックに関係なくI/Oとコアロジックを最短距離で接続することができます。したがってシグナルインテグリティ、クリティカルタイミングの問題は生じにくく、高性能チップを設計することができます。

詳細検索機能/特性検索