本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
NECエレクトロニクスの混載DRAM(eDRAM)は、一般のSDRAMとは異なり、ASICの内蔵SRAMと同じアクセス方式を提供しています。しかも従来のDRAM混載技術よりも極めて速いランダムアクセススピードを実現しています。ASIC内蔵SRAMと比較しても下記のような数々の利点があります。
左の面積vsメモリ容量のグラフからわかるように、SRAMの面積はビット容量に比例して増加します。eDRAMの場合は、チャージポンプを搭載する面積オーバーヘッドは必要ですが、搭載ビット容量に対しての面積増加がずっと緩やかです。130nm世代ではeDRAMとSDRAMのクロスポイントは512Kb辺りになります。8Mb搭載した場合には、eDRAMの面積はSRAMの1/4~1/5となります。
eDRAMを採用することの利点に、低消費電力化とSER耐性があります。消費電力がSRAMより少ないeDRAMでは、ヒートシンク等、チップ冷却に必要となる高価なパッケージは不要となるのでトータルのシステムコストを削減できます。
SRAMのソフトエラー率(SER)は、プロセス世代が進むに伴い大きな問題として顕在化してきました。これに対しeDRAMでは遥かに高いSER耐性を実現できます。例えば、130nmプロセス世代で8Mbのメモリでは、eDRAMのSERはSRAMと比較して3桁以上低い不良率となります。
90nm以降では、セルサイズがさらに小さくなりますので、SRAMのSER耐性はより低下します。eDRAMでは世代が進んでも蓄積ノードの容量はほぼ一定に保たれますので、SRAMと比較して高いSER耐性を実現できます。したがってSoC信頼性向上の有効な手段となります。