SMAFTI®のプロセス

独自かつ先端のウェハアセンブリ技術を開発

SMAFTIのプロセスは、全工程ウェハレベルで行うのが特徴です。まず、スーパーコネクト配線を施したシリコンウェハ上にメモリを搭載、それを封止した後にシリコン基板を除去、裏面側にロジックチップを搭載して、その後に外部端子であるBGAを形成して完成です。さらに、CMPプロセスの導入により配線層の多層化を実現しつつ、はんだ接続と樹脂封止を同時に行う低コスト接合技術を開発いたしました。今回開発した工法ではCuピラーバンプを形成したデバイスウェハ側に、あらかじめ樹脂を供給することにより、鉛フリーでのはんだ接続と樹脂封止を同時に行うことで、工程を飛躍的に短縮させています。
SMAFTIのアセンブリ技術は、ウェハレベルCSPのような既存パッケージの製造インフラを利用でき、従来のパッケージでは別に用意する必要のあるパッケージ基板が無くても、チップとスーパーコネクト配線との接続のみで最終パッケージの機能を実現できるため、効率的な生産が可能となります。

---

SMAFTIのプロセス

低コストな接合技術と配線層多層化にも対応

CMPプロセスの導入により配線層の多層化を実現しつつ、はんだ接続と樹脂封止を同時に行う低コスト接合技術を開発いたしました。今回開発したCMP技術では5µｍ以上の樹脂段差を0.5µｍ以内に抑えることが可能です。これにより、チップと多層FTIを50µmピッチのマイクロバンプで接合することができるようになりました。また、開発した工法ではCuピラーバンプを形成したデバイスウェハ側に、あらかじめ樹脂を供給することにより、鉛フリーでのはんだ接続と樹脂封止を同時に行うことで、工程を飛躍的に短縮させています。

---

SMAFTIはNECエレクトロニクス株式会社の日本、ドイツ、韓国、台湾における登録商標です。