本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
日本
SMAFTI®
SoC並みの高集積化と高速動作を実現するシステムインパッケージ技術
ロボットや自動車走行支援システムなどにおける高度な認識・判断処理、動画を高速で処理するゲームなどにおいて、さまざまな機能を実現するLSIとして、1つのシリコン・チップ上にシステムを作り上げるシステム・オン・チップ(SoC)という技術が用いられています。
しかし、SoCには、開発コストが高く、搭載できるメモリ容量がチップサイズに限定されてしまうという問題点があります。
一方、メモリとロジックをひとつのパッケージに搭載する従来のシステムインパッケージ（SiP）技術ではインターポーザと呼ばれる配線基板が厚く、かつチップとパッケージがワイヤで接続されたり、チップ同士が横置きに並べて配置されたりするためチップ間の信号伝送速度を十分に上げられなかったり、パッケージ面積が大きくなってしまうという課題があります。これらの問題を解決するため、ロジックと大容量メモリを距離約60μm、ピッチ50μmで3次元的に接続できる独自のSiP技術「SMAFTI」の開発を進めております。
「SMAFTI」の主な特長は次のとおりです。
- バンプピッチ 50µmを実現し100Gbpsのデータ伝送を実現
シリコン同士を接続する手法を採用したことにより、従来比で約1/4の狭ピッチとなる50µm間隔でのバンプ形成を実現しました。これによりロジックとメモリの接合を多ピン化することができ、従来比で10倍以上となる100Gbpsの高速データ伝送が可能となります。 - TSVを用いた大容量積層メモリとのSiP化も可能
本技術は、組み合わせるメモリとしてSi貫通電極（TSV: Through Silicon Via）を用いた積層メモリにも対応でき、8枚のメモリと1枚のロジックを一つのパッケージ内に収めることが可能です。 - 独自かつ先端のウェハアセンブリ技術を開発
組立全工程をウェハレベルで行う独自のウェハアセンブリ技術を開発しました。パッケージ基板を使用することなく、チップとスーパーコネクト配線との接続のみで最終パッケージの機能を実現できるため、効率的な生産が可能となります。 - 低コストな接合技術と配線層多層化にも対応
インターポーザー配線の多層化によりパッケージ内の配線引き回し性能が飛躍的に向上し、自由度の高いパッケージ設計が可能となります。また、はんだ接続と樹脂封止を同時に行うことで工程を飛躍的に短縮させました。
SMAFTIはNECエレクトロニクス株式会社の日本、ドイツ、韓国、台湾における登録商標です。
(SMArt chip connection with FeedThrough Interposerの略)
© 1995-2010 NEC Electronics Corporation