本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
SMAFTI®
携帯機器でハイビジョン並みの高画質動画処理を実現する半導体パッケージ技術
地上デジタル放送受信、動画を高速で処理するゲームなど、携帯機器でさまざまな機能を実現するLSIとして、1つのシリコン・チップ上にシステムを作り上げるシステム・オン・チップ(SoC)という技術が用いられています。
しかし、SoCには、開発コストが高く、搭載できるメモリ容量がチップサイズに限定されてしまうという問題点があります。
一方、メモリとロジックをひとつのパッケージに搭載する従来のSiP技術ではインターポーザと呼ばれる配線基板が厚く、かつチップとパッケージがワイヤで接続されたり、チップ同士が横置きに並べて配置されたりするためチップ間の信号伝送速度を十分に上げられなかったり、パッケージ面積が大きくなってしまうという課題があります。NECエレクトロニクスとNECはかねてより、これらの問題を解決するため研究開発を進めてまいりましたが、このたびロジックと大容量メモリを距離約60μm、ピッチ50μmで3次元的に接続できる独自のSiP技術である「SMAFTI」の開発に成功しました。
「SMAFTI」の主な特長は次のとおりです。
- バンプピッチ 50μmを実現し100Gbpsのデータ伝送を実現
シリコン同士を接続する手法を採用したことにより、従来比で約1/4の狭ピッチとなる50μm間隔でのバンプ形成を実現しました。これによりロジックとメモリの接合を多ピン化することができ、従来比で10倍以上となる100Gbpsの高速データ伝送が可能となります。 - 大容量メモリとのSiPを可能にする極薄フィードスルーインターポーザ
従来のパッケージ内配線の約半分となる線幅15μmの銅めっき配線と7μm厚のポリイミド樹脂による「スーパーコネクト」技術により、厚さわずか15μmのインターポーザ（FTI: Feedthrough Interposer）を開発しました。
このインターポーザは50μmという狭ピッチでロジック-メモリ間を接続すると共に、ロジックチップから外部端子への配線引き出しを行なっております。
また、組み合わせるメモリとして貫通電極を用いた積層メモリにも対応でき、8枚のメモリとロジックを一つのパッケージ内に収めることが可能です。 - 独自かつ先端のウェハアセンブリ技術を開発
スーパーコネクト配線を施したシリコンウェハ上にまずメモリを搭載、それを封止した後にシリコン基板を除去、裏面側にロジックを搭載して、その後に外部端子であるBGAを形成するウェハアセンブリ技術を開発しました。パッケージ基板を使用することなく、チップとスーパーコネクト配線との接続のみで最終パッケージの機能を実現できるため、効率的な生産が可能となります。
SMAFTIはNECエレクトロニクス株式会社の日本、ドイツ、韓国、台湾における登録商標です。
© 1995-2008 NEC Electronics Corporation
