ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、 情報は問題なくご利用いただけます。

製品情報 > ASIC > PFESiP（プラットフォームイーシップ） >

PFESiPとは


PFESiPの特長 PFESiPのコンセプト EP-1のご紹介 他ソリューションとの比較


PFESiPの特長

PFESiP（プラットフォームイーシップ）は，NECエレクトロニクスが提案する新タイプのASICです。
汎用機能チップとゲートアレイをSiP技術により組み合わせることで，さまざまなメリットが生まれました。
マイコン，ゲートアレイ，セルベースIC，FPGAをお使いの方に，特にお勧めいたします。

  • システムLSIを低価格で実現
  • ゲートアレイ並みの短期間開発可能
  • 充実した開発環境を提供
  • SiP専用設計によりコスト低減


PFESiPのコンセプト

PFESiPは，汎用機能チップとゲートアレイをSiP化し，事前検証済みのものをマスタとしてラインアップすることで，「早く，安く」提供可能で「安心して」採用いただける新しいASICソリューションです。


PFESiPのコンセプト

PFESiPのSiP化によるメリット

PFESiPのSiP化によるメリット
  • ダイレクトボンディングにより配線遅延の最小化。
  • I/Oドライブ能力の最適化。波形歪が少なく，EMI輻射を低減。
  • マイコン－ゲートアレイ間接続のシグナル・インティグリティ，パワーインティグリティは検証済み。解析時間・費用不要。



EP-1のご紹介

EP-1は，高性能CPUを搭載したPFESiPの1つです。
CPUは当社の実績あるCPU V850E2（200MHz）をベースに開発されたPFESiP専用CPUで，ゲートアレイとのコラボで，高機能なカスタムCPUを提供します。


PFESiP(EP-)

システム開発の問題点をEP-1が解決

CPUを搭載するシステムを作るには，主に次の2つの方法があります。

  1. SoCによる方法（CPU＋ユーザ・ロジック）
  2. 汎用マイコンを利用する方法（汎用マイコン＋ASIC）

SoCによる開発では費用，期間，工数の増大，汎用マイコンによる開発では部品点数増加による実装面積，部品コストの増大がこれまでの課題でした。

EP-1では，お客様はユーザ・ロジックであるゲートアレイを設計／開発していただくだけで，CPUコア搭載ASIC（カスタムマイコン）を実現できます。これにより，開発費，開発期間の大幅な削減，実装面積の縮小化，部品点数の削減といったシステムLSI開発の問題点を解決できます。


システム開発の問題点をEP-1が解決！


他ソリューションとの比較

PFESiP EP-1と，他のCPU搭載システムLSI実現手法の比較を示します。
PFESiP EP-1は，これらの各手法の問題点の解決を目指した製品です。


EP-1と他のソリューションとの比較


詳細比較

項目 SoC
（セルベースIC） 		PFESiP
（EP-1） 		汎用マイコン+
ゲートアレイ
ブロック図 SoC（セルベースIC） PFESiP EP-1シリーズ 汎用マイコン＋ゲートアレイ
コメント 設計自由度が高く，製品単価も一番安く実現できますが，開発期間や開発費がかかります。 左右に記載されている他のソリューションの問題点を解決したソリューションです。 必要な開発費はゲートアレイのみとなり，一番初期費用のかからないソリューションです。反面，2つのLSIを使うので実装面積「大」，実装工数「多」となる傾向です。
開発費
単価
開発TAT
サイズ／実装面積
開発容易さ*1
設計自由度*1
ユーザ・ロジック－CPU間
電気的接続信頼性
バージョンアップの容易さ
テスト

：ベスト，：良好，：及第，：不利


  • ※1　開発を容易にするには，すでに検証済みのプラットフォームを用いることが最適な手段です。
    　　　 反面，決められた回路／構成となるため，設計自由度は制限されます。

PFESiPに関するお問い合わせ