ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、 情報は問題なくご利用いただけます。

製品情報 > ASIC > PFESiP（プラットフォームイーシップ） >

EP-1シリーズラインアップ


EP-1シリーズは，外部バス幅の選択，搭載するゲートアレイのサイズにより，6製品をラインアップしています。CPUの外部バスは，32ビット／16ビットが選択できます（スタンダード対応品）。
また，パッケージやユーザ・ロジックを搭載するASICを変更したいお客様向けに"カスタム*1"対応をお受けします。

注釈(*)

  1. ご要望にあわせたパッケージを開発します。
    ただし，パッケージの開発費が別途発生します。
    ユーザ・ロジックをセルベースICで実現する場合は，セルベースICの開発費が発生します。

外部バス幅16ビット

*パッケージ名をクリックすると，標準外形図が表示されます。

マスタ
(Standard) 		外部
バス
ビット幅 		ユーザ
ブル・
ゲート数 		パッケージ (BGA) A/D搭載 DMA
チャネル数
464ピン
(25×30mm,
1.0mmピッチ) 		417ピン
(22×22mm,
0.8mmピッチ) 		433ピン
(17×17mm,
0.65mmピッチ)
MC-10501 16-bit 80 K － － 2
MC-10502 160 K －
MC-10503 240 K － －

備考　：対応可能，：検討中


  1. ユーザ信号本数：80本
  2. 電源電圧
    • PFESiP専用マイコン：内部1.5V
    • ゲートアレイ／エンベデッドアレイ：内部3.3V
    • I/O（共通）：3.3V
  3. 22×22mm以下のパッケージでは，CPU動作周波数は100MHz MAX.となります。

外部バス幅32ビット

マスタ
(Standard) 		外部
バス
ビット幅 		ユーザ
ブル・
ゲート数 		パッケージ (BGA) A/D搭載 DMA
チャネル数
572ピン
(25×30mm,
1.0mmピッチ) 		550ピン
(25×30mm,
1.0mmピッチ)
MC-10505 32-bit 80 K － 10ビット×8チャネル
500kHz 		4
MC-10506 160 K
MC-10507 240 K

備考　：対応可能


  1. ユーザ信号本数：572ピンで120本，550ピンで80本。
  2. 電源電圧
    • PFESiP専用マイコン：内部1.5V
    • ゲートアレイ／エンベデッドアレイ：内部3.3V
    • I/O（共通）：3.3V