ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、情報は問題なくご利用いただけます。

製品情報 > オプトエレクトロニクス > 光MOS FET >

超小型光MOS FETの開発


【新技術詳解】

「NEC技報」2003年4月号(Vol56 No4)より抜粋


概要

　近年、ICテスタを始めとしたATE (Automatic Testing Equipment)分野においてシステムの高機能・高集積化が進んでいます。
　これらの機器においてスイッチ素子が占める面積は大きく、小型化への強い要求があります。

　このたび、当社では実装面積を従来比約50%に削減した超小型光MOS FETを開発しました。
　以下にその特徴と基本特性を紹介します。

  1. まえがき
  2. テスタ向け光MOS FETに求められる要件
  3. 内部構造と外形
  4. 最大定格と電気的特性

1. まえがき


　従来、ICテスタ内部のピン切り替えスイッチとしてメカニカルリレーが広く使用されていましたが、ここ数年、光MOS FET(Metal Oxide Semiconductor Field Effect Transistor)への置き換えが加速しています。

　通常、ICテスタ内部には1台当たり数千から数万個のメカニカルリレーが使用されます。
　しかし、メカニカルリレーは金属接触による物理的接点を用いていますから、動作速度が遅い、接点寿命が比較的短い、外形が大きいなど、ICテスタに用いるうえでの不都合がありました。

　一方、光MOS FETは入力側と出力側が光結合され、出力側のMOS FETのオン/オフ動作による、物理的接点を持たない半導体スイッチですから、動作が速く、長寿命です。

　さらに小型化にも適しており、このたび、当社では世界最小クラスの”PS78xxシリーズ”を開発しました(写真)。

写真　　開発したPS78xx新型パッケージ(左)と従来パッケージ(右)
Photo Packages of developed one and conventional one
開発したPS78xx新型パッケージ(左)と従来パッケージ(右)



2. テスタ向け光MOS FETに求められる要件


　図1は一般的なテスタのピンエレクトロニクス部の構成図です。

図1　テスタでの使用箇所
図1　テスタでの使用箇所

　被測定デバイスの1端子ごとに、最少でも（1）DC測定ライン部としてForcing、Sensingの2個、（2）ファンクション試験用のスイッチとして1個が用いられ、計3個のスイッチが必要です。

　これらのスイッチとして使用する素子には、次のようにそれぞれ求められる特性が異なります。

(1)DC測定ライン部
　ここに用いられるスイッチ素子は、オフ時には結合容量として見えます。これは、ファンクション試験に影響を与えます。
　したがって、まず低出力容量であることが求められます。
　そしてオン時には、スイッチの接点抵抗による損失を極力抑えるため、低抵抗であることが必要です。


(2)ファンクション試験部
　ここに用いられるスイッチ素子には高通過特性が要求されます。
　その指標として、 ERT (Equivalent Rise Time)が用いられます。
　ERTの値が小さいデバイスほど高周波信号が通過できます。
　また、信号の損失を防ぐため、低抵抗であることが求められます。



3. 内部構造と外形


　図2は光MOS FETの内部回路構成です。

図2　光MOS FETの回路構成
図2　光MOS FETの回路構成

　光MOS FETは、入力側は電流が流れると光を発するLED(Light Emitting Diode)、出力側は光を受けることで起電力を発するPVD(Photo Voltaic Diode Array)とPVDの起電力により駆動されるMOS FETとから構成されています。

　それらは図3のように組み立てられています。

図3　PS78xxの内部構造
図3　PS78xxの内部構造

　モールド構造は対向型を採用しているので、1次～2次間の光結合効率が高く、結果として動作速度も向上しています。

　小型パッケージには、出力段のMOS FETのチップサイズも縮小する必要が生じます。
　そのため、PS78xxシリーズでは縦型MOS構造のMOS FETを採用し、チップも小型高集積化しました。

　その結果、図4の外形寸法図のように、超小型を実現することができました。

図4　PS78xx外形図
図4　PS78xx外形図

　このパッケージは、当社の従来パッケージ(PS72xxシリーズ)に比べて実装面積を約50%削減可能です。
　また、リード（外部電極）がパッケージの裏面から出ているため、従来のガルウイング型に比べて、次のような実装上のメリットがあります。

  1. リードの接地面積のばらつきが小さい
  2. リードの水平方向に対する機械的強度に優れている

　このパッケージは耐熱性に優れており、260℃のIRリフロが適用できるので、鉛フリー対応が可能です。



4. 最大定格と電気的特性


　次の表は、今回開発したPS7801-1A、PS7802-1Aの主な最大定格と電気的特性です。


（詳細は個別データ・シートをご覧ください。）

品 名 特 徴 絶対最大定格 電気的特性
耐電圧 負荷
電流		 絶縁
耐圧		 出力容量 オン抵抗 動作時間 復旧時間 通過特性
VL
(V)		 IL
(mA)		 BV
(Vr.m.s)		 Cout
(pF)		 Ron
(Ω)		 ton
(ms)		 Toff
(ms)		 ERT
(ps)
PS7801-1 ・低出力容量 40 100 500 1.2(TYP) 10.5(TYP)
14.0(MAX)		 0.02(TYP)
0.5 (MAX)		 0.15(TYP)
1.0 (MAX)		 -
PS7802-1 ・低オン抵抗
・高通過特性		 40 250 500 11.5(TYP) 1.1(TYP)
1.6(MAX)		 0.1(TYP)
0.5(MAX)		 0.08(TYP)
0.5(MAX)		 45(TYP)

　光MOS FETの電気的特性は出力段のFETの特性に依存します。
　一般的にFETは同じ製造プロセスのもとでは、同一耐圧であれば、オン抵抗(RON)と出力容量(Cout)との間に次式の関係が成り立ちます。

　Ron×Cout=一定

　これは、MOS FETチップはセルが並列に並んだ構造のため、セル数が多いほど抵抗は下がると同時に容量が増加するので、CR積は一定となるからです。

　ただし、極端に低抵抗(1Ω以下）、低容量(1pF以下)の場合、上式からのずれが生じます。1Ω以下の低抵抗を追及すると、リードフレームとチップとを接続しているボンディングワイヤの抵抗も考慮に入れる必要があります。
　また1pF以下の低容量を追及するには、様々な寄生容量も考慮する必要があります。

　さらに、通過特性の改善のためには、チップ、リードフレーム、ボンディングワイヤのインダクタンス成分なども考慮する必要があります。

　今後、これらの点についてさらに追求し、お客様のご要望に沿った高性能な製品ラインナップを拡充していきたいと考えています。