本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
NECエレクトロニクスはこのたびNECと共同で、最先端システムLSIの高速化および低消費電力化を目的として開発した誘電率(k)が2.5の分子細孔Low-k膜 (以下Molecular Pore Stacking:MPS膜)を、最先端システムLSIの配線層間絶縁膜に適用し、ギガヘルツという高速処理における配線寄生容量の測定と実際の微細加工によるプロセスダメージの影響評価を行いました。その結果両社は、このMPS膜が最先端のシステムLSIの高速化、低消費電力化および高信頼性の実現に大きく寄与することを実証いたしました。
両社の実証内容および実証結果は、以下の通りです。
NECエレクトロニクスは、今回検証したMPS膜が最先端LSIのより一層の高速化、低消費電力化、および高信頼性の実現に寄与できるため、今後設計する最先端LSIにおいてMPS膜の採用を検討していくことにしております。
多機能・高性能化を図るためシステムLSI製品は高集積化が進展しておりますが、高集積化を図るためにプロセスを微細化すると、配線寄生容量成分が増加することにより製品の性能が劣化してしまうという問題があります。そのため、特に高集積化が進んだ最先端のデバイスでは、寄生容量を低減することが重要な技術課題となっております。配線寄生容量を低減するために、層間の絶縁膜として誘電率が4.1のシリカ膜材(SiO2)を誘電率がさらに低いLow-k膜で置き換える手法が検討されております。一例として、分極率の大きい酸素をより分極率の小さい炭化水素(-CHx)で置き換えた高密度Low-k材が導入されてきました。現在、さらなる寄生容量低減のため、膜中に空孔を導入して低密度化した多孔質Low-k材の研究とそのデバイス開発が活発に行われています。
両社は多孔質Low-k膜として分子サイズの空孔を導入したMPS膜を、2006年6月にIEEE IITC(国際配線技術会議)にて発表したもので、数十メガヘルツでの性能検証を行なっておりますが、このたび、ギガヘルツ領域における容量測定と実際の微細加工によるプロセスダメージの影響評価を行なったものです。
今回、実際の65nm世代の超高速・大規模LSIを試作したことで、ギガヘルツ領域においてもMPS膜導入により、理論値に近い配線寄生容量の低減を確認することができました。さらには、配線(ビット線)容量の低減で、メモリ部(SRAM)の動作電圧の変動マージンを拡大できるといった効果も確認したものであります。
両社ではこれらの研究成果は、分子細孔という特殊な多孔質構造のプロセス安定性と広い周波数領域でのデバイス適用性を実証できたものと考えており、特に32nm世代以降のLSIや混載DRAMやマルチコアを採用した各種電子機器の高性能化の実現に寄与すると考えております。両社は今後も、早期の実用化を目指して、積極的な研究開発活動を展開してまいります。
なお、NECエレクトロニクスでは今回の成果を、9月23日から25日まで茨城県つくば市で開催される「国際固体素子・材料学会(2008 International conference on Solid-state Devices and Materials (SSDM)、会期:9月23日~25日)」において、9月24日に発表します。
ニュースリリースに掲載されている情報は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。