本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
40nmのセルベースIC「CB-40」の受注開始について
～メモリとロジックを1チップに集積したeDRAM製品で、省エネシステムの構築に貢献～
ＮＥＣエレクトロニクスはこのたび、特定用途向け半導体（ＡＳＩＣ：Application Specific Integrated Circuit）事業強化の一環として、４０ナノメートル（ナノは１０億分の１、以下ｎｍ）の微細プロセスを採用したセルベースＩＣを製品化し、「ＣＢ－４０」の名称で本日より受注活動を開始いたしました。４０ｎｍとは、次世代の４５ｎｍ半導体の微細化をさらに進めた、いわゆる４５ｎｍ世代の第二世代品です。
今回当社が受注活動を開始した新製品は、（１）当社従来製品である５５ｎｍプロセスのセルベースＩＣ「ＣＢ－５５Ｌ」の２倍となる最大５１２メガビットもの大容量ＤＲＡＭマクロ（以下ｅＤＲＡＭ）を１チップ上に集積していること、（２）当社従来品と比べ消費電力をゲート当り３０～４０％低減できること、（３）当社従来品の２倍となるロジック回路を集積できること、（４）待機時の低消費電力化に優れた「ＣＢ－４０Ｌ」及び動作時の低消費電力化に優れた「ＣＢ－４０ＬＧ」の２種類の製品を用意していること、などの特長を有しております。
新製品を採用することでユーザーは、動画処理機能をもつデジタルＡＶ機器や携帯端末機器などのシステムを低消費電力で構築できるようになります。さらに、高バンド幅の大容量メモリを搭載し、低消費電力と高性能を同時に実現することから、次世代ネットワークの登場により今後飛躍的な発展が期待されている情報化社会を支えるＬＳＩとして、高画質かつ高速の動画処理を担うシステムへの幅広い応用も可能です。
当社は新製品の受注活動を本日から開始いたしますが、早ければ２００９年１月より製品出荷を始め、本格的な量産出荷は２００９年度第１四半期からを予定しており、２０１０年度には月産５百万個程度の規模へ拡大する計画です。また、新製品の市場投入によりセルベースＩＣ全体の売上を、２００７年度の７２０億円から２０１０年度には１２８０億円へ成長させたいと考えております。
近年、環境問題への意識の高まりから、様々な電気・電子機器において「省エネ」が訴求ポイントとされ、消費電力を低減したシステムが続々と市場投入されております。また、インターネットなどの高速通信を通じていつでもどこでも動画や音声を入手し、視聴できる携帯端末機器が登場したり、それを実現するセキュリティなどの基盤が整備されつつあります。このような状況のもと、半導体メーカー各社には、低消費電力、および１秒間のデータ転送速度が数ギガバイト以上もの高い性能を兼ね備えたセルベースＩＣが求められております。
セルベースＩＣとは、半導体メーカーがあらかじめ準備しているＩＰコア(Intellectual Propertyコア：機能モジュール)と、半導体メーカーが提供するセルライブラリーを用いてユーザーが独自回路を設計するシステムＬＳＩです。当社は１８０ｎｍプロセスの世代から、大容量メモリの搭載が容易なｅＤＲＡＭ技術を重要なＩＰコアのひとつとして開発を続けており、これまでにセルベースＩＣ向けを含め累計１億個以上の製品を市場に投入してまいりました。世代を重ねるたび、より一層の性能向上を目指してｅＤＲＡＭ技術の進化に努めてきた結果、業界をリードするｅＤＲＡＭ技術を保有でき、他社製品との差別化を実現しています。また低消費電力化に向けては、５５ｎｍセルベースＩＣ「ＣＢ－５５Ｌ」において世界で初めて量産適用したＨｉｇｈ－ｋゲート絶縁膜技術と液浸露光技術を４０ｎｍにも継続して適用し、製造ばらつき抑制設計手法や省電力設計体系と融合させることにより、リーク電流はもとより全体の消費電力の削減を実現しています。
さらに当社は、４０ｎｍ製品の生産を行う拠点の検討も同時に進め、２００８年５月にＮＥＣセミコンダクターズ山形の生産能力増強を決め、当社グループ内で製品の生産を一貫して行う体制を整えることといたしました。
以上のように、当社は新製品のＩＰコアおよび生産体制が整備されたと判断し、４０ｎｍセルベースＩＣの受注を開始することにしたものです。
新製品の主な特長は次の通りです。
- （１）大容量ｅＤＲＡＭを搭載可能
最先端４０ｎｍプロセス技術を採用することにより、ＤＲＡＭのセルサイズが０．０６平方ミクロンメートルと５５ナノ品に比べ５０％程度小さくすることに成功している。当社「ＣＢ－５５Ｌ」の２倍となる最大５１２メガビットもの大容量ｅＤＲＡＭの搭載を可能としている。 - （２）低消費電力を実現
５５ｎｍプロセス技術で導入した、ハフニウムドープトシリケートによるＨｉｇｈ－ｋゲート絶縁膜およびＤＲＡＭキャパシタとしてジルコニウムオキサイドの高誘電率絶縁膜を継続して採用し、さらに４０ナノプロセス向けに回路技術とデバイスを最適化している。これにより、ＣＢ－４０Ｌは待機時の消費電力３０％程度の低減、ＣＢ－４０ＬＧは動作時の消費電力４０％程度の低減（それぞれＣＢ－５５Ｌ比）、を実現している。 - （３）従来品の２倍となるロジックゲートの高集積化を実現
最先端４０ｎｍプロセス技術を採用することにより、従来品の２倍となる２億ゲートのロジックゲートを搭載可能。 - （４）２種類の製品でユーザーシステムに対応
待機時の低消費電力化に注力した「ＣＢ－４０Ｌ」と動作時の低消費電力化に注力した「ＣＢ－４０ＬＧ」２種類の製品を用意している。 - （５）映像・画像の応用分野向けを中心に豊富なＩＰを準備
映像や静止画向けに最適なＩＰコアとして、ＵＳＢインタフェース、ＤＤＲ３メモリ・インタフェース、ＨＤＭＩ、Ｈ．２６４などを準備予定。
当社は、新製品は今後大きく成長することが予想されるデジタルＡＶ機器や携帯端末機器の画像処理性能の向上、低消費電力化に大きく寄与できるものと考えており、これらの応用分野に向けて積極的な受注活動を展開することにしております。
なお、当社は４０ｎｍ品の技術については様々な研究開発活動を進めており、新製品には２００８年６月の「ＶＬＳＩシンポジウム ２００８（2008 Symposium on VLSI Technology」において発表した、ＳＲＡＭトランジスタの特性ばらつきを低減する技術も適用していく計画です。
新製品の仕様および当社が提供するＩＰコアは別紙をご参照ください。
ニュースリリースに掲載されている情報は、発表日現在の情報です。 その後予告なしに変更されることがございますので、あらかじめご承知ください。
