世界初、Low-k/Cuダイレクトコンタクト配線構造の形成技術を開発

〜コンタクト抵抗を75%、寄生容量を7%低減し、先端LSIの性能向上を実現〜

ＮＥＣエレクトロニクスはこのたび、ＮＥＣと共同で、４５ナノメートル世代以降のＣＭＯＳデバイスに向けて、多層配線とトランジスタとを接続するコンタクト部の抵抗および寄生容量を低減することで、ＬＳＩの高性能化を実現する（１）絶縁膜に銅（Ｃｕ）拡散バリア性および優れた段差被覆性を有する独自の低誘電率シリカ炭素複合膜をＬｏｗ−ｋ材として採用した２層構造Ｌｏｗ−ｋ絶縁膜形成技術、（２）Ｌｏｗ−ｋ膜表面を平坦化するＣＭＰ技術、およびこれらを駆使することにより、（３）「Ｌｏｗ−ｋ／Ｃｕダイレクトコンタクト配線」構造を世界に先駆けて開発いたしました。その結果、従来一般的に用いられていたコンタクト構造に対して、新構造はコンタクト抵抗を７５％および寄生容量を７％低減させるとともに、ＣＭＯＳデバイスの信頼性を劣化させることなく動作速度を向上させることを実現いたしました。

近年、ＬＳＩのプロセス微細化に伴い、寄生成分（抵抗・容量）の大幅な増加による損失の影響が顕著になることが想定されており、この損失を小さくすることが非常に重要な課題となっております。その解決に向けて、従来、コンタクトの埋設材料には、埋設性と耐熱性に優れるタングステンを熱ＣＶＤ法により形成するのが一般的でした。しかしながら熱ＣＶＤ法は４００℃以上の高温を必要とするため、コンタクト層間絶縁膜へのＬｏｗ−ｋ材は耐熱性の観点から見送られてきました。また、コンタクトの低抵抗化を目的として、Ｃｕ材料導入に関して研究機関や企業が検討を行ってまいりましたが、高アスペクトコンタクトの埋設には高価な新規設備の購入が必要であったり、Ｃｕ拡散によるＣＭＯＳデバイスの信頼性劣化の懸念がありました。これらの課題により、コンタクトと配線溝を一括埋設するデュアルダマシン構造へのＬｏｗ−ｋ材料およびＣｕ材料の導入はこれまで実現しておりません。

このたび開発した新構造コンタクト配線技術の採用によるコンタクト抵抗や寄生容量の低減によって、ＵＷＢやミリ波などに対応する超高周波帯域ＣＭＯＳ無線端末や、ＤＲＡＭ混載ＬＳＩやマルチコアを採用した各種電子機器の高性能化を推進することが可能となります。当社は今後も、早期の実用化を目指して、積極的な研究開発活動を展開してまいります。

今回の成果は、６月１７日から２０日まで米国ホノルルで開催される「VLSIシンポジウム2008（2008 Symposium on VLSI Technology）」において、６月１８日に発表いたしました。

（注１）ＮＢＴＩ
Negative Bias Temperature Instabilityの略。ＰＭＯＳトランジスタのゲートに負のバイアスを印加することで、ｐ型トランジスタのしきい値電圧の絶対値が次第に大きくなっていく現象。
（注２）ＴＤＤＢ
Time Dependent Dielectric Breakdownの略。絶縁膜に高電界を印加した状態で保持すると、時間経過とともに破壊が起こる現象。ゲート絶縁膜に不純物金属で汚染されるとＴＤＤＢが劣化することが知られている。