最先端LSIのノイズ抑制に不可欠なオンチップHigh-k MIM容量形成技術を開発

〜既存設備でCu配線上に低コスト製造を実現〜

ＮＥＣエレクトロニクスはＮＥＣの中央研究所と共同で、最先端システムＬＳＩの安定動作を実現するために不可欠となる電源電圧変動（電源ノイズ）の抑制に用いるオンチップＨｉｇｈ−ｋ　ＭＩＭデカップリング容量を形成する技術を開発いたしました。
今回当社が開発した技術は、オンチップＭＩＭデカップリング容量素子において、（１）低温でタンタル（Ｔａ）金属薄膜を高誘電率（Ｈｉｇｈ−ｋ）の酸化タンタル（ＴａＯｘ）薄膜に転化させる低温プラズマ酸化技術、および（２）チタンナイトライド（ＴｉＮ）／Ｔａ／ＴｉＮ積層構造からなる超平坦化下部電極の採用による高信頼素子の均一形成技術であり、これらの技術を採用することにより、（３）従来のＭＩＭ容量の２倍となる１３ｆＦ／μｍ^２という大容量密度のオンチップＴａＯｘ　ＭＩＭ素子を銅（Ｃｕ）配線上に形成することを可能にいたしました。
また、今回当社は、量産に用いられている既存の製造設備のみを用い、上記高信頼オンチップＴａＯｘ　ＭＩＭ素子を低コストで形成することに成功しました。

昨今の最先端のシステムＬＳＩにおいては、処理スピードの高速化や、内蔵素子数の増大により、寄生インダクタンスによる電源電圧変動、すなわち電源ノイズが製品の信頼性に深刻な問題を与えております。この電源ノイズの問題を解決するために、電源配線と接地配線間に容量素子を挿入することが考えられ、一般的な容量素子として、トランジスタ層に形成するＭＯＳ（金属−酸化膜−半導体）容量素子が採用されておりました。これは、トランジスタを形成した空き空間を活用するものですが、ＬＳＩの高性能化が進展するに従い、空き空間に形成するＭＯＳ容量素子だけで、十分電源電圧変動を制御することは困難な状況となってきております。この問題を解決する策として、付加的な容量素子として、多層配線の上層部分にＭＩＭ（金属−絶縁膜−金属）容量素子を形成することが提案されております。
容量素子を大容量化するためには、絶縁膜を薄膜化する方法と、絶縁膜の誘電率を上昇させる方法があります。当社ではこれまで絶縁膜を薄膜化する方法で大容量化を図る技術開発を推進した結果、容量絶縁膜であるＳｉＮ膜を１０ナノメートルまで薄膜化しても、信頼性が低下しないナノ平坦化ＴｉＮ電極技術を開発いたしました。
しかしながら、プロセスも４５ナノ世代に進むにことにより、より一層の大容量化が必要であり、今回絶縁膜の誘電率を上昇させることによる大容量化を検討いたしました。
そこで、ＳｉＮ容量絶縁膜を高誘電率ＴａＯｘ容量絶縁膜に置き換えることにいたしましたが、高誘電率ＴａＯ容量絶縁膜を成長させるためには比較的高温での処理が必要となり、既存の製造設備での対応は困難であります。そこで当社は従来装置で対応可能な３５０℃程度の低温プラズマ酸化法を開発したものです。当社はさらに、ＴｉＮ／Ta／ＴｉＮ積層下部電極を採用することで、高信頼性を確保させながら、容量密度を倍増させることに成功いたしました。
今回の開発成果は、４５ナノ世代以降のシステムＬＳＩの動作信頼性向上に大幅に貢献するものと考えております。また、今回開発した技術は、高帯域無線信号や高速信号を扱うシステムＬＳＩの高性能化や小型化にも貢献するものと考えており、今後も早期の実用化を目指して、積極的な研究開発を推進してまいります。

今回の成果は、米国サンフランシスコで開催される「国際配線技術会議（ＩＩＴＣ ２００８：International Interconnect Technology Conference、会期：６月２日〜６月４日）」において、６月４日に発表します。