「EMMA^TM2TH／H」の主な仕様

■内蔵CPU仕様
メインCPU
　・VR5500コア搭載
　・655MIPS@327MHz
サブCPU
　・MIPS32® 4KEc^TMコア搭載
　・300DMIPS@196MHz
拡張CPU
　・MIPS322® 4KEm^TMコア搭載
　・200DMIPS@131MHz

■メモリインタフェース
DDR2メモリインタフェース
　・最大256Mバイトの容量をサポート
　・バス幅：48bit（32bit＋16bit）、最大バンド幅：3.9GB/s
Flash ROMインタフェース
　・最大64Mバイト容量をサポート
　・8/16bitバス幅に対応

■MPEGトランスポート・ストリーム処理エンジン
　・ハードウェア処理アーキテクチャ
　・Stream I/F　：　パラレル×１系統、シリアル×6系統、再生×1系統から最大4系統
　・MPEG準拠のトランスポート・ストリームに対応
　・トランスポート・ストリーム処理最大レート ： 4系統合計210Mbps
　・160セクションフィルタ

■MPEGビデオデコーダ
　・MPEG2 MP@HL準拠

■オーディオコントローラ
　・MPEG1/MPEG2 レイヤ1/2対応
　・MPEG2 AAC対応
　・SPDIF出力サポート

■ビデオ入力
　・1080p 10bitデジタルビデオ入力
　・コンポジットアナログビデオ入力用2ch ADC内蔵

■ディスプレイ＆グラフィクス
　・ARIB 5プレーン対応
　・動き適応型デインターレーサー搭載
　・７×５タップ　ビデオスケーラー

■画質調整
　・xvYCC対応
　・Y、Cヒストグラム検出機能
　・プログラマブル・ガンマ調整
　・特色補正機能
　・3Dノイズリデューサー機能

■ペリフェラル
　・UART×4系統
　・SmartCard I/F×1系統
　・I2C×3系統
　・Clocked Serial I/F
　・IRレシーバ/ブラスタ
　・タイマ ： System×2系統、WDT、RTC

■PCIインタフェース
　・PCI Rev2.1に準拠
　・クロック周波数33MHz、バス幅32bit
　・PCIホストまたはPCIデバイスとして動作

■デジタルビデオ出力
メイン画面
　・LVDS Dual Link
サブ画面
　・ITU-R BT.656

「MIPS32」、「4KEc」、「4KEm」はMIPS Technologies, Inc.の登録商標もしくは商標です。ＥＭＭＡはＮＥＣエレクトロニクス株式会社の日本、米国及びその他の国における登録商標または商標です。その他、文中で言及した製品名やサービス名は全てそれぞれの所有者に属する商標または登録商標です。

EMMA2TH/Hブロック図

EMMA2TH/Hブロック図　クリックすると拡大します