40ナノメートルのDRAM混載システムLSIのプロセス技術を開発

〜2008年度末の市場投入に向けて開発を推進〜

ＮＥＣエレクトロニクスはこのたび、回路線幅４０ナノメートル(以下ｎｍ、ナノは１０億分の１)の加工技術を用いたシステムＬＳＩに最大２５６メガビットの大容量ＤＲＡＭを搭載することが可能なＤＲＡＭ混載システムＬＳＩのプロセス技術２種類を開発いたしました。４０ｎｍとは、次世代の半導体の配線プロセスである４５ｎｍの微細化をさらに進めた、いわゆる４５ｎｍ世代の第二世代品と呼ばれる製品で、当社はこのプロセスにおいてロジック部で最速８００ＭＨｚの処理速度と低消費電力を両立する低動作電力用「ＵＸ８ＧＤ」、消費電力が同容量のＳＲＡＭを搭載した場合と比べ１／３程度となる低リーク電流用「ＵＸ８ＬＤ」の２種類のプロセスを準備いたしました。
「ＵＸ８ＧＤ」および「ＵＸ８ＬＤ」は回路線幅を５５ナノから４０ナノへ縮小したＣＭＯＳプロセス技術に、当社固有のｅＤＲＡＭ混載プロセス技術を組み合わせることにより実現したもので、ＤＲＡＭのセルサイズが０．０６平方ミクロンメートルと５５ナノ品に比べ５０％程度小さくすることに成功しているため、５５ナノ品と同等のメモリを実現する場合はチップサイズが最大５０％程度縮小でき、製品のコスト低減につながる技術であります。また新技術は、５５ｎｍノードのＤＲＡＭ混載ＬＳＩプロセス「ＵＸ７ＬＳｅＤ」に適用されたハフニウムを導入したゲート絶縁膜に加え、ニッケルシリサイドのゲート電極を適用、ＤＲＡＭキャパシタとしてジルコニウムオキサイドの高誘電率（High-k）絶縁膜を使用しているため、チャネル部分の不純物濃度低減および寄生抵抗低減を実現することができ、（１）ドレインと基板との間のリーク電流低減に加え長時間のデータ保持ができる、（２）トランジスタ性能のばらつきを抑制できる、（３）ロジック／メモリ部の高速化ができる、など高性能な機器の設計が容易なプロセスとなっております。
この新技術を用いることでユーザーは、今後より一層、デジタルビデオカメラやゲーム機器をはじめとするデジタルＡＶ機器およびモバイル機器などの低消費電力化、小型・薄型化が必要とされる製品への機能追加が容易になります。

近年、デジタルＡＶ機器や携帯端末の市場では、最終消費者のニーズを満たす様々な新機能が付加された製品の開発が急務となっております。しかし、新機能の付加はチップ面積の増大によるコスト増や機器の大型化、消費電力の増大などの問題を引き起こし、早急に解決すべき大きな課題となってきています。そこで当社は０．１８マイクロメートル（μｍ）世代からＤＲＡＭ混載ＬＳＩを製品化し、２００４年からは９０ｎｍ世代のプロセスでゲームや通信機器など用途でＤＲＡＭ混載ＬＳＩを量産しています。そして２００７年秋には５５ｎｍノードのプロセスで開発したＤＲＡＭ混載ＬＳＩのサンプル出荷を開始しており、２００８年度中に量産を開始する計画です。新技術は従来の５５ｎｍノードから低消費電力化を推進した技術であり、回路線幅を４０ｎｍノードへ微細化を図るとともに、最適化を行うことで、チップの集積度の向上と消費電力の低減を早急に両立させることに成功したものです。

当社は２００８年度中に、今回培った技術を用いたＤＲＡＭ混載ＬＳＩの量産をＮＥＣ山形で開始する計画です。また、今後は生産効率の向上に向けてさらなる開発活動を推進する所存です。