「EMMA2TH」の主な仕様

■内蔵CPU仕様
メインCPU
　・VR5500コア搭載
　・654MIPS@327MHz
サブCPU
　・MIPS32® 4KEc^TMコア搭載
　・236MIPS@196MHz

■メモリインタフェース
DDR2メモリインタフェース
　・最大256Mバイト容量をサポート
　・バンド幅 2.6GB/s
Flash ROMインタフェース
　・最大64Mバイト容量をサポート
　・8/16bitバス幅に対応

■MPEGトランスポート・ストリーム処理エンジン
　・ハードウェア処理アーキテクチャ
　・Stream I/F　：　パラレル×１系統、シリアル×6系統、再生×1系統から最大4系統
　・MPEG準拠のトランスポート・ストリームに対応
　・トランスポート・ストリーム処理最大レート ： 4系統合計210Mbps
　・160セクションフィルタ

■MPEGビデオデコーダ
　・MPEG2 MP@HL準拠

■オーディオコントローラ
　・MPEG1/MPEG2 レイヤ1/2対応
　・MPEG2 AAC対応
　・SPDIF出力サポート

■グラフィクスエンジン
　・動き適応デインターレーサー搭載
　・2D BitBlt

■ディスプレイエンジン
　・ARIB 5プレーン対応
　・256階調アルファブレンディング機能
　・水平・垂直非線形スケーリング

■画質調整
　・Average Picture Level観測機能
　・ブライトネス・コントラスト調整
　・特色補正機能
　・3Dノイズリデューサー機能

■ペリフェラル
　・UART×5系統
　・SmartCard I/F×1系統
　・I2C×3系統
　・Clocked Serial I/F
　・IRレシーバ/ブラスタ
　・タイマ ： System×2系統、WDT、RTC

■PCIインタフェース
　・PCI Rev1.1に準拠
　・クロック周波数33MHz、バス幅32bit
　・PCIホストまたはPCIデバイスとして動作

■デジタルビデオ出力
メイン画面
　・LVDS Single Link
　・ITU-R BT.709
サブ画面
　・ITU-R BT.656

　「MIPS32」、「4KEc」はMIPS Technologies, Inc.の登録商標もしくは商標です。その他の商標は全て各企業の商標もしくは登録商標です。

EMMA2TH Internal Block Diagram