55ナノ以降のシステムLSIを実現するトランジスタ形成技術を開発

〜当社独自の「High-ｋ技術」で次世代LSIの量産の道を拓く〜

ＮＥＣエレクトロニクスおよびＮＥＣは、２００８年ごろに普及が予想されているプロセスルール55ナノメートル（nm）およびそれ以降のシステムLSI製品の実現に向けて、新たな材料と製造装置を用いることなどにより、消費電力の大幅低減と高速動作を両立するトランジスタ形成技術を開発いたしました。この技術を用いたシステムLSIは、待機電流を抑えることが必要な携帯機器や高速動作が必要なカスタムLSIなど幅広い分野に応用されます。

今回開発したトランジスタ形成技術は、シリコンウエハ上に現在の先端量産製品である９０ナノ品と比べ2倍以上の集積化を実現できる超微細トランジスタを形成する技術で、酸窒化膜上に極薄くハフニウムシリケート膜を載せたゲート絶縁膜を形成することにより、トランジスタの性能を大幅に向上させたこと、超微細加工を行うために液浸露光技術という新たなパターン形成技術を導入したこと、などの技術革新により実現したものです。

システムLSIは、シリコン基板上に多数のトランジスタによる電子回路を形成し、それらのトランジスタの中を電子が移動することによって、様々な機能を実現するものであります。１つのシステムLSIでより高度な機能を実現させるためには、トランジスタの集積度を上げ、より複雑な電子回路を1チップ上に構成する必要があります。半導体メーカーは集積度を上げるため微細加工技術を駆使し、より一層小さく、かつ性能の高いトランジスタを形成することにしのぎを削っております。
現在、市場に普及している最先端のシステムLSIは９０ナノのプロセスでシリコン基板上にトランジスタを形成しております。トランジスタを形成するためには、シリコンウエハに電極となるゲートを形成いたしますが、そのゲートを絶縁するゲート絶縁膜は酸窒化膜で形成されております。
トランジスタ性能を向上させながら微細化を進めるためにはそれらの膜を薄くする必要が生じますが、膜を薄くするとゲート絶縁膜の絶縁性が落ち、電流が漏れてしまい（リーク電流の発生）、消費電力が高くなってしまいます。このリーク電流を低減するため、誘電率が高い（High-κ）絶縁膜を使用し、実際の膜厚を厚くする方法が考えられますが、厚いHigh-κ絶縁膜を使用すると、トランジスタのスイッチング特性をコントロールできなくなってしまうという新たな課題に直面します。当社は、膜を厚くすることなくリーク電流を低減した上に、トランジスタの特性をコントロールする方法の研究開発を推進してまいりましたが、このほど、酸化膜上にハフニウムシリケートをごく少量形成することにより、トランジスタのリーク電流を抑制するとともにトランジスタ性能も向上させ、かつスイッチング特性もコントロール可能な55ナノトランジスタを実現することに成功したものです。また、５５ナノという微細加工を実現するために従来の光露光装置に加え、液浸露光装置を初めて使用いたしました。

今回開発した技術は次の通りであります。

(1) High-k材料を利用したトランジスタ形成技術
従来、High-kゲート絶縁膜はゲートリーク電流を低減することを主な目的として設計されていたが、低しきい値電圧のトランジスタを作ることが困難であり、適用範囲は低待機電力応用のみに限られている。当社は酸窒化ゲート膜上にごく少量のハフニウムシリケートを形成することにより、しきい値電圧の範囲を広げるとともに、低いチャネル不純物濃度による移動度向上を実現した。

(2) プロセス誘起応力による移動度向上技術
生産コスト低減を図ったプロセス誘起応力技術を適用し、電子及びホールの移動度向上を図った。また、STIストレス、サイドウォールストレス、およびゲート上SiNストレスの最適化を行うことにより、n-MOSおよびp-ＭＯＳ双方に対し性能向上を実現した。
この技術および(1)の技術により得られる不純物散乱の抑制による移動度向上との組み合わせにより、当社65nmノード比n-MOSで22%、p-MOSで31%という業界最高レベルの駆動電流向上を実現した。

(3)　液浸リソグラフィー導入による微細化
当社では世界で初めてArF液浸リソグラフィー技術を導入し、55nmノード設計ルールとその結果であるM1ピッチ160nm および　0.432um2サイズの微細SRAMセルを実用化した。

NECエレクトロニクスでは、これらの技術を駆使することにより、携帯端末分野からネットワーク分野までの幅広いアプリケーション領域において消費電力を抑えたうえに高速化が実現できるシステムLSIを2007年に量産する予定です。

ＮＥＣエレクトロニクスおよびＮＥＣは今回の成果を、6月13日から15日まで、ハワイで開催される学会「2006 Symposium on VLSI Technology」（ＶＬＳＩシンポジウム）において発表いたします。