先端ＬＳＩ設計・開発を支援する世界最高精度のＬＳＩ内クロック信号品質測定技術を開発

ＮＥＣおよびＮＥＣエレクトロニクスはこのたび、先端ＬＳＩの設計と開発を支援し、ＬＳＩの性能向上と信頼性確保に貢献する、世界最高精度のＬＳＩ内クロック信号品質測定技術を開発し、その基本実証に成功しました。

クロック信号品質とは、ＬＳＩ内部での電気信号の品質のことです。ＬＳＩ内部の信号品質の劣化は、ＬＳＩの動作不良の原因となります。通常、ＬＳＩは、予めこの信号品質劣化量を予測し、余裕（マージン）を持って設計・開発されています。しかし、微細化と大規模化が進むと、現在の解析技術ではクロック信号の信号劣化を十分に把握できず、ＬＳＩ設計・開発時にマージンを大きめに取らねばならないという制約が生じ、結果的に微細化のメリットを十分に発揮することが困難となります。

通常、クロック信号の発振周期の時間ゆらぎ（ジッタ）は、クロック信号の発振周期の期間に一度しか観測する機会がありませんでした。今回、クロック信号を複製することで、１回のクロック信号の発振周期の期間に複数回の観測を可能としました。また、単純にクロック信号を複製するのではなく、複製後のクロック信号がお互いに時間ゆらぎの情報を分散して持つように工夫しました。これらの技術開発により、高い精度の時間ゆらぎの観測を可能としています。この結果、従来技術では測定が困難であった、次世代以降のＬＳＩ動作に影響を及ぼす可能性のある潜在的な問題を発見することができるようになります。

近年、ＬＳＩの微細化に伴い、ＬＳＩ内の信号の挙動を決める物理現象は、ますます複雑化・大局化しています。従来から主に用いられてきた解析的な劣化予測によるＬＳＩ設計スキームでは、実際のＬＳＩ内の信号品質の劣化を十分に把握しきれないため、今後さらに微細化が進むと、その安定動作のためにＬＳＩ設計上のマージンを拡大せざるを得なくなり、ＬＳＩの継続的な性能向上が困難になります。
ＮＥＣはこのようなＬＳＩ設計・開発の課題にいち早く着目し、ＬＳＩ上の信号劣化量を測定できる回路をＬＳＩに埋め込み、実装置環境で得られる実測結果を収集して継続的な性能向上を可能とする新しいＬＳＩ設計スキームを開発してきました。

この設計スキームにより、電子装置内のＬＳＩが、実際にプログラムを実行している状態でも、ＬＳＩ内の信号品質の劣化量の収集・解析が可能となります。従来、装置・ＬＳＩ開発において行われてきた解析的な信号品質の劣化予測の、実運用環境下での正確さを検証でき、次世代のＬＳＩを効率よく開発できます。
特に、ＬＳＩ設計上のマージンは、動作タイミングを決定するクロック信号の品質劣化量に大きく依存するため、１ピコ秒（１兆分の１秒）という測定精度は、今後のＬＳＩ設計・開発力強化に重要な役割を果たします。

ＮＥＣおよびＮＥＣエレクトロニクスは、高精度なＬＳＩ内クロック信号品質測定技術が、最先端ＬＳＩの開発の効率化と信頼性の向上に必須と考えています。両社は今後も継続してこれらの最先端技術をより早く、より高い信頼性を持って顧客に提供するため、積極的な研究開発活動を展開していきます。

なお、両社は今回の成果を、２月５日から９日まで、米国のカリフォルニア州サンフランシスコ市で開催される学会「国際固体回路会議（ＩＳＳＣＣ２００６）」において、８日に発表します。

（注）時間ゆらぎ（ジッタ）：周期信号の発振周期の時間的なゆらぎのこと。