特定用途向け半導体の技術展示会「EDSフェア2006」に出展

当社はこのたび、特定用途向け半導体（Application Specific Integrated Circuit、以下ASIC）の分野の販売促進活動の一環として、ASICの設計技術に関する専門の展示会「EDS（Electronic Design and Solution）フェア2006」に出展することにいたしました。

「EDSフェア2006」は社団法人電子情報技術産業協会（会長：岡村正氏）が主催し、2006年1月26日から27日まで横浜国際平和会議場（パシフィコ横浜）において開催される先進のデバイス技術、設計資産再利用技術、組込みソフトウェア技術、および各種設計サービスなどの分野を網羅する展示会で、半導体メーカーなどを中心に154社（23日現在の予定）が出展し、2日間で約1万1千人の来場が見込まれています。

当社は展示ブースにおいて、当社のASIC製品、設計・開発環境およびサポート体制の紹介をはじめ、高度化する次世代半導体設計開発技術を「先端テクノロジー」「ASIC製品展開」「ゲートアレイ」および「ASIC設計環境」という4つのコーナーに分けて展示いたします。これらのうち特に「先端テクノロジー」のコーナーにおいて、低消費電力な次世代LSIを実現する世界初の55nmノードCMOSロジックプロセス「UltimateLowPower^TM」を紹介いたします。また、「ASIC製品展開」並びに「ゲートアレイ」のコーナーにおいては、あらゆる分野で利用でき、低コストと短開発期間を実現する「ゲートアレイ」などを紹介いたします。そして、「ASIC設計環境」において、ユーザーのシステムLSI開発負担を軽減する統合設計環境「MICROSSP^TM」などをご紹介いたします。

当社はEDSフェア2006が当社の技術および事業を半導体を設計されるユーザーの皆様に紹介する絶好の機会と捕らえており、このフェアでの展示を成功させるとともに、今後もASIC事業を積極的に展開することにしております。

展示会の詳細については、URL(http://www.necel.com/ja/news/event/edsf2006/index.html)をご参照下さい。