ゲート長１０ｎｍ未満トランジスタの性能を改善する新技術を開発

〜世界最小のバルクシリコントランジスタの実現に向けて大きく前進〜

ＮＥＣとＮＥＣエレクトロニクスはこのたび、一般的なバルクシリコン基板上のトランジスタを極限的に微細化する現行技術の限界を打破する新技術を開発し、従来は限界とも言われてきたゲート長１０ｎｍより小さいバルクシリコントランジスタでも、これまでの重要な技術課題の一つであったオンオフ電流比（注１）を大幅に向上し、電流制御の性能を改善できることを世界最小レベルの６ｎｍのトランジスタで試作実証しました。

シリコンデバイスは微細化により、高性能化と高集積化を実現してきましたが、近年はその動作原理が物理的限界に近づきつつあると予測されています。ＮＥＣでは平成１５年１２月の試作で、従来のバルク平面構造でゲート長１０ｎｍ未満のトランジスタの基本動作を実証しました。しかし、オンオフ電流比の改善が研究課題となっていました。その理由は、微細化しても動作を確保するためにはソース・ドレインエクステンション接合を浅くする必要があり、浅い電気伝導層では抵抗が上昇してオン電流が抑えられてしまうといトレードオフがあるからです。

ＮＥＣではかねてから、この問題を解決するために研究開発を進めてきました。その結果、このたび、ソース・ドレインエクステンション部を制御性良くせり上げる新技術の開発に成功し、従来のバルク基板を用いた１０ｎｍ未満の平面型トランジスタでもオンオフ電流比が大幅に向上できることを世界最小レベルの６ｎｍのトランジスタで試作実証しました。微細トランジスタの極限構造については、極薄膜のＳＯＩ（シリコン・オン・インシュレータ）構造（注３）や、ダブルゲート構造（注４）などの特殊なウェハとトランジスタ構造が必要ではないかと考えられていました。しかし、今回の技術開発により、ゲート長１０ｎｍ未満という世界最小レベルのバルク基板上シリコントランジスタの実現性を高めることができ、安価で信頼性の高いバルク基板技術の発展により、２０２０年までシリコンＬＳＩが成長していく可能性を示すことができました。

ＮＥＣでは、この度開発した技術が、将来の低電力・超高速システムＬＳＩにおけるトランジスタ開発に新たな指針を与えると考え、さらなるシステムＬＳＩの発展を目指して、今後とも積極的な研究・開発活動を展開して参ります。

なお、両社は今回の成果を、１２月５日から７日まで、米国・ワシントンＤＣで開催される「ＩＥＥＥ　国際電子デバイス会議（International Electron Devices Meeting：ＩＥＤＭ）」で、５日に発表します。

この発表に関するお客さまからの問い合わせ先

ＮＥＣ中央研究所　研究企画部 企画戦略グループ
WEBからのお問い合わせ:

https://www.nec.co.jp/r_and_d/ja/cl/contact.html