55ナノメートルノードのCMOSロジックプロセス技術を実用レベルとして世界で初めて開発

〜究極の低消費電力デバイスで65nm世代のシステムＬＳＩ市場をリード〜

NECエレクトロニクス（社長：中島俊雄）はこのたび、次世代半導体といわれる６５ナノ（１ナノは１０億分の１）メートルノード世代のシステムＬＳＩを実現するプロセス技術の改良版として、超低消費電力化を図るために５５nmノードのプロセス技術（開発コード「UX7LS」）を実用レベルとして世界で初めて開発いたしました。
UX7LSは、当社独自の究極低電圧技術である「UltimateLowPower^TM」（アルティメート・ロー･パワー）技術、すなわち�@高誘電率(High-k)絶縁膜としてハフニウムシリケート膜を用いた高性能CMOSトランジスタ技術、�A最適な基板バイアス効果をもたらすトランジスタ技術、および�B基板バイアスによるしきい値電圧および電源電圧制御を行なうモニター回路技術、の３つの技術を開発したことにより、一般的な６５nm製品と比較してスタンバイ時の電力を1/10以下に低減するとともに、動作時電力も低減することに成功した究極の低消費電力プロセスです。また、一般的な６５nmトランジスタに対して２０〜３０％オン電流を向上していること、世界最高性能のｅＤＲＡＭが混載可能な技術であることなどの特長も有しており、モバイル製品からデジタルコンシューマー製品までの幅広い製品に応用されることになります。
当社はUX7LSによる半導体製品のサンプル出荷を２００７年夏に、また２００７年中には量産を開始する予定です。

半導体業界では、製品の高速化や低消費電力化を図るための微細加工技術の開発競争が激化しております。当社はかねてより微細加工技術の開発を推進しており、特に低電力化の基本技術としてはクロックゲーティングセル、マルチVthセルおよび多電源設計技術を開発するなど、６５nm世代のプロセスの実現のための成果をあげてまいりました。しかしながら市場からの低消費電力化ニーズは留まるところを知らず、半導体メーカー間の開発競争は激化の一途をたどっております。
UX7LSはこのような状況のもと開発されたもので、DFM（Design For Manufacturing）技術としてOn-grid（オングリッド） On the Line（オンザライン）レイアウト技術を、また微細加工技術として液浸露光を活用し、デバイスの微細化による低消費電力化、低コスト化を実現したものです。
当社の「UltimateLowPower^TM」技術は次の通りとなっております。

（１）High-kゲート絶縁膜を用いた高性能CMOSトランジスタ技術
シリコン基板とポリシリコン電極の間に形成される絶縁膜としてベースシリコン酸化膜の上層にハフニウムシリケート膜を形成した。これによりスタンバイパワーとして無視できる程度までゲートリーク電流を低減できる。また、同じオフリーク電流（Ioff）で高いオン電流（Ion）が得られることなど４５nm世代のトランジスタと同等の高いトランジスタ特性を実現している。さらにHigh-kを使用することでゲート電圧により誘起されるドレイン-基板間リーク電流(Igidl）を制御し、オフリーク電流の低減を図ることができ、その結果スタンバイパワーを従来に比べ1/5（対従来絶縁膜使用時比）に低減できる。

（２）基板バイアス効果を最大化するトランジスタ技術
基板バイアス効果によりドレイン電流（Id）を制御し易い基板濃度、ソースドレイン設計を行なった。これにより基板バイアス印加によりソースドレイン間リーク電流の１桁以上の低減を実現した。また、基板バイアス制御によりオン電流ばらつきを約４０％、（対基板バイアス効果を使用しなかった場合比）低減できる。

（３）基板バイアスによるしきい値電圧および電源電圧制御を行なうモニター回路技術
遅延モニター回路および電力モニター回路を搭載し、電源電圧（Vdd）およびしきい値（Vth）を排他的に制御することにより制御系の安定動作を実現している。動作時はスイッチング電流（Isw）とリーク電流（Ileak）を比較し、リーク電流分のスイッチング電流比を最適値に保つことで消費電力化を実現している。また、待機時は、ドレイン・ソース間のオフリーク電流と基板リーク電流（Isub）を比較し、これらの和が最小になるように基板バイアス電圧を制御することで消費電力の最小化を図っている。

当社は究極の低消費電力プロセスであるUX７LSの開発により、６５nmおよびそれに続く次世代のシステムLSIにおいても市場をリードできるものと考えており、設計技術の開発および量産技術開発を推進し、市場のニーズに応えたいと考えております。

関連リンク

• 先端プロセス技術