４５ｎｍ世代ＬＳＩに対応した分子細孔法による新層間絶縁膜を開発

ＮＥＣはこのたび、ＮＥＣエレクトロニクスおよび半導体ＭＩＲＡＩプロジェクトと共同で、ＬＳＩの低消費電力化に必要不可欠な低誘電率（Ｌｏｗ−ｋ）層間絶縁膜形成において、分子細孔技術（注1）という新たなコンセプトを採用した成膜法を開発し、４５ｎｍ世代ＬＳＩ対応の極微細配線に分子細孔Ｌｏｗ−ｋ膜を適用することで、その実用性を実証しました。これにより、６５ｎｍ世代ＬＳＩと比べ、配線の寄生容量を１６％削減しながら配線密度を２倍向上させることに成功しました。

本技術により、最先端ＬＳＩが適用される高速ネットワークサーバや多機能携帯端末など次々世代機器の更なる小型化と低消費電力化を実現できます。

半導体デバイスの大規模化・高速化の進展に伴い、半導体デバイスの消費電力も増加するため、継続的な消費電力削減が必要とされています。また、デバイスの微細化に伴い、トランジスタを接続する配線数や配線長が増大するため、チップ内の消費電力中、配線部分の占める割合が急増しています。このため、半導体デバイスの消費電力低減には、配線部分の寄生容量を低減する必要があります。
Ｌｏｗ−ｋ材料は、ＬＳＩ内部の配線同士の絶縁を保ち、消費電力増加の原因となる配線間の寄生容量を防ぐ高い効果を持っており、４５ｎｍ世代半導体デバイス実現のため必要不可欠な技術です。一方で、４５ｎｍ世代半導体デバイス実現には、寄生容量の指標となる比誘電率は２．５以下が求められていますが、従来のＬｏｗ−ｋ成膜法では、この数値の実現のメドがたっていませんでした。

ＮＥＣはかねてから、この問題を解決するための研究開発を進め、このたび、新たなコンセプトの成膜法を実現しその有効性を実証しました。今回開発した分子細孔法では、酸素とシリコンとからなる分子により極微細孔（ポア）を内包するように分子設計された原料を、真空中で積み上げて多孔質Ｌｏｗ−ｋ膜を成長します。希望のポア径を持つように原料分子を予め設計し、膜中のポア径やその添加量を制御する新しい技術コンセプトです。今回の４５ｎｍ世代ＬＳＩでは、内径1ｎｍΦ以下の分子ポアを持つ原料を用いてプラズマ中で活性化させて分子を積み上げ、比誘電率２．４のＬｏｗ−ｋ膜を成長することに成功しました。
４５ｎｍ世代ＬＳＩ用に開発中の高性能トランジスタと本ＬＳＩ配線とを組み合わせることで、６５ｎｍ世代ＬＳＩと回路規模が同じであれば、約５０％のチップ面積縮小と２０％以上の低消費電力動作が可能となります。次々世代の高速ネットワークサーバや多機能携帯端末などに導入することで、低消費電力という観点で環境にやさしいＩＴ基盤を実現できます。

ＮＥＣでは、今回の多孔質膜を用いた銅多層配線モジュール技術が、４５ｎｍ世代の低電力ＬＳＩデバイス実現に必要不可欠なものと考え、早期の実用化を目指して今後とも積極的な研究開発活動を展開していきます。

なお、半導体ＭＩＲＡＩプロジェクトは、独立行政法人新エネルギー・産業技術開発機構（ＮＥＤＯ）からの委託により運営されています。

関連リンク

• Webマガジン「Innovation Channel」
  • VLSIシンポジウム2005発表論文のご紹介