NECエレクトロニクスはこのたび、90 nm世代のシステムLSIに大規模メモリを搭載するためのDRAM混載技術を開発いたしました。 新技術は情報を記憶するための容量部であるMIM(Metal Insulator Metal)キャパシターを形成する絶縁膜に、新材料である酸化ジルコニウム(ZrO2)を用いるもので、新材料を用いた「MIM2」キャパシターを形成することで、従来の1/3のセル面積で同じ量の情報を蓄積できることになります。 大容量メモリと大規模ロジックを混載したシステムLSIは、製品の性能を飛躍的に向上させる技術として、デジタルAV、通信機器など多くのアプリケーション分野から、その実現に大きな期待が寄せられています。当社は、既に0.18 μmから0.13 μmまでの３世代に渡り、様々なロジックと組み合わせが可能なDRAM混載技術の実用化を成功させ、製品の量産を続けております。しかしながらユーザーからは、製品の性能を向上させるため、部品であるシステムLSIのより一層の大容量化や低消費電力化が求められております。これらのユーザーニーズに応えるため当社は、最先端である90nm世代のDRAM混載技術の開発を推進してまいりました。 90nm世代のメモリ混載システムLSIを実現するためには、メモリも微細化することが必須となりますが、メモリが微細化されると必然的に容量部の面積も小さくなるため、一定の蓄積電荷を保つためには容量絶縁膜の膜厚を薄くするか、もしくは、より誘電率が高い膜を形成する必要があります。DRAM混載技術において、微細化の鍵を握るのが、この容量絶縁膜の形成技術であります。 当社は容量絶縁膜を形成するために180nm製品世代から酸化タンタルを材料としてＣＶＤ（Chemical Vapor Deposition）(注)技術を採用してまいりました。しかしながら、この形成方法では、90ナノ世代として十分な電荷を蓄積する容量絶縁膜を形成することが、困難な状態であります。 当社は、90nm世代の製品として十分な電荷を蓄積するため、材料として酸化タンタルよりも誘電率が高く、漏れ電流の少ない酸化ジルコニウムを用い、また、メモリセル上に形成された小さく深い穴に均一に原子を１個ずつ積み上げていく、いわゆるALD(Atomic Layer Deposition)方法を採用し、絶縁膜を形成することにより、従来の酸化タンタルの3倍以上、窒化シリコンに比べると5倍以上の電荷を蓄積できる容量素子を実現いたしました。この技術を用いることにより、当社は0.13 μm世代に比べると、約60%までセル面積を縮小することを可能にしたものであります。 当社では、新技術を採用することにより、90nm世代のDRAMを混載したシステムLSIを実現いたしましたが、当社のDRAM混載LSIの主な特長は次の通りであります。
(1)
幅広い製品ラインナップ 中高速用途向けとして、0.9Vインターリーブ使用時で最大500MHzを保証する高速マクロから、低消費電力向けまで、幅広いラインナップを取り揃えている。また、開発する全てのシステムLSIへの組み込みを保証しているため、当社のIPの中から、ニーズに応じた自由な組み合わせを選択可能。
(2)
設計配置の最適化が可能 同一チップ内に複数個のDRAMマクロを配置する場合、DRAMマクロを任意の方向に回転配置が可能。さらに、DRAMマクロ上に信号配線を自由に通すことが可能であり、システムLSIの設計配置の最適化ができる。
(3)
チップサイズの小型化および動作速度の向上が可能 クリティカルパスの最適化も実現できることから、ユーザーはチップサイズの最小化と動作速度の向上を容易に実現することができる。
(4)
)配線効率の向上を実現 電気フューズによる組込型不良ビット救済技術を採用しているために、テストコストを低減できる。また、従来のようにフューズ窓を避けながら配置配線を行う必要がないため、配線効率の向上にも寄与できる。
当社は、今回開発した技術の量産技術にも成功しており、これらのDRAM混載システムLSIを必要とする応用分野向けに積極的な受注活動を展開することにしております。また当社では、本年夏を目処にDRAMマクロを「CB90」へ適応させることも考えております。
(注)
CVD(Chemical Vapor Deposition) 化学気相成長法とも呼ばれ、薄膜を形成する方法のひとつ。原料物質を含むガスを、熱や光、プラズマを用いて化学反応させ、薄膜を形成する。
サイトマップ
お問い合わせ
ご利用にあたって 個人情報保護について RSS 