４５ｎｍ世代以降のＳＲＡＭ微細化を実現する超高速メモリ技術を開発

2005年2月10日

日本電気株式会社
NECエレクトロニクス株式会社

ＮＥＣおよびＮＥＣエレクトロニクスはこのたび、プロセス微細化（スケーリング）に伴うノイズマージンの劣化を克服し、４５ｎｍ世代以降においても、ＣＭＯＳロジック回路と共にＳＲＡＭの微細化を継続可能にするメモリ技術を開発しました。

本技術により、動作周波数が１ＧＨｚを超える次世代のシステムＬＳＩや高速コンピュータシステムに不可欠な超高速混載メモリを実現できます。また定格電源電圧の５０％でも動作することを活かし、モバイル・携帯機器用ＬＳＩのための低電力混載メモリにも適用可能です。ＬＳＩ全体の電源電圧を要求処理能力に応じて可変制御することでモバイル・携帯機器の稼動時間を大幅に延ばすことができます。

このたびの開発は、主に以下の技術により実現しました。

この結果、ＬＳＩ面積を大きくすることなく、書き込みマージンや動作速度を改善するために、トランジスタしきい値電圧を下げることが可能になります。これにより、４５ｎｍ世代以降も、ＣＭＯＳロジック回路と同様に、ＳＲＡＭも微細化を継続することができます。更に、本ＳＲＡＭマクロは、ＣＭＯＳロジック回路と同じ遅延特性、そして、より低い電源電圧での動作が達成されるため、動作電力削減のために動的に電源電圧制御を行う応用への適用も可能です。

プロセスの微細化に伴い、トランジスタ特性ばらつきの影響が顕在化し、ＬＳＩ設計は困難になります。ＬＳＩの構成要素の中でも特にＳＲＡＭは、これらの要因によって最も影響を受けやすく、読み出し中の記憶データ保持を保証するパラメータであるノイズマージンが劣化します。これまでのＳＲＡＭでは、プロセス微細化に伴い電源電圧が低下するにもかかわらずトランジスタのしきい値電圧を低下させないことで、この問題に対処していました。しかし、４５ｎｍ世代以降のＳＲＡＭでは、電源電圧に占めるしきい値電圧の割合が高まり、書き込みマージンや動作速度が劣化するという問題が顕在化するため、微細化の継続が危ぶまれています。また、ＳＲＡＭを定格の電源電圧以下で動作させた場合でも起こるため、従来のＬＳＩでも、動作時電力を削減するために電源電圧の可変制御を行うと、ＳＲＡＭによってＬＳＩの電源電圧制御範囲が狭められる、低電源電圧時の速度劣化が著しい、などの問題が既に発生しています。

ＮＥＣでは今回の技術が、システムＬＳＩの一層の高性能化を実現すると考えており、システム・オン・シリコン時代のコア技術として、早期商品化を目指して研究・開発を強化していく計画です。

なお、ＮＥＣでは今回の成果を、２月７日から９日まで、米国のカリフォルニア州サンフランシスコ市で開催される学会「国際固体回路会議（ＩＳＳＣＣ２００５）」において、９日に発表いたします。