|
(1)
|
高性能CPUコア「V850E2」を搭載
200MHz動作時に400MIPSの高速処理を実現する「V850E2」CPUコアを搭載しており、高性能なリアルタイム制御を必要とするアプリケーションに最適。
|
|
(2)
|
168Kバイトの命令RAM + 8Kバイトの命令キャッシュ搭載
高速実行可能な命令RAM(1クロックあたり64ビット・アクセス)を168Kバイト搭載し、高速なリアルタイム処理を実現可能。
また、命令RAMとは別に8Kバイトの命令キャッシュ(4wayセットアソシアティブ方式)を搭載しており、外部メモリ上のアプリケーション・ソフトの高速実行が可能。更に、1クロック・アクセス可能な高速データRAMを32Kバイト搭載し、スタック、ワーク用メモリとして高速操作を実現すると共に、8Kバイトのデータ・キャッシュ(4wayセットアソシアティブ方式)をオンチップに搭載。
|
|
(3)
|
@
|
豊富な周辺機能を搭載
USB2.0のファンクション機能(7つのエンドポイント構成)のほか、タイマ、シリアル・インタフェース、10ビットA/Dコンバータ、PWM出力などの豊富な周辺機能を搭載することで、多様なシステム全体を1チップで制御でき、幅広いアプリケーションに対応可能。また、部品数の削減によるシステム・コスト低減を推進。
|
|
A
|
スペクトラム拡散機能付きクロック・ジェネレータ(SSCG)機能を搭載
高速化に伴う不要輻射ノイズ対策用に、EMIノイズのピーク低減に効果的なスペクトラム拡散機能付きクロック・ジェネレータ(SSCG)機能を搭載。SSCG機能未使用時に比べ、EMIノイズのピーク値を10dB以上改善することができ、ノイズ対策に要する時間、コストを大幅に削減することが可能。
|
|
(4)
|
現行機種とピン互換性を有している
現行機種とピン互換性を有しており、現行機種(V850E/ME2)で用いている基板をそのまま利用できる。また、タイマや高速通信用のインタフェースなどの周辺機器に加えて、搭載して用いるソフトウェアに関しても現行機種との互換性を実現している。
これにより、既存の資産を有効に活用した高機能なシステムを短期間かつ経済的に構築できる。
|
|
(5)
|
外部メモリ直結インタフェース
外部メモリ・インタフェースは、26ビット・アドレス・バス/32ビット・データ・バスのセパレート構成になっている。また、512Mバイトのリニア・アドレス空間をサポート。通常のSRAM、ROM用インタフェースの他に、シンクロナスDRAM、ページROMなどに直結できる各種メモリ・コントローラを搭載。
|
|
(6)
|
オンチップ・デバッグ機能
オンチップ・デバッグ機能をサポートするデバッグ・コントロール・ユニットを内蔵。JTAGをベースとする専用デバッグ・インタフェースを介して接続するエミュレータを準備。また、サードパーティーとの協業により、200MHzの高速命令実行トレースを可能にする高速リアルタイム・デバッグ・ツールの提供を予定(2005年度上期中)。
|
ニュースリリースに掲載されている情報は、発表日現在の情報です。
その後予告なしに変更されることがございますので、あらかじめご承知ください。