今般、ＬＳＩの高集積化にともない、ゲート絶縁膜の薄膜化が進められてきました。しかし、2nm以下のSiO2をゲート絶縁膜に利用する90nm（デザインルール）世代のデバイスになると直接トンネル電流が流れることにより、トランジスタの消費電力が増加するという問題が顕著になってきております。この問題を解決するために、SiO2より誘電率の高い材料（High-K膜）をゲート絶縁膜に用いることにより、電気的膜厚は薄いまま、物理膜厚を増加させて直接トンネル電流を減少させる手法が現在検討されています。
しかし、High-K膜の使用は、トランジスタを長時間動作させるとHigh-K膜中に電子がトラップされ、出力電流が劣化するといった問題や、リーク電流の増大を引き起こす欠陥が発生しやすく、また破壊モデルも不明確であるため製品寿命を保証できないといった問題が生じておりました。
このたびの技術開発により、High-Kゲート絶縁膜を用いたトランジスタで長時間安定した電力を出力可能にするとともに、High-Kゲート絶縁膜の寿命を正確に測定する方法を開発し、実用化に向けた長期信頼性を実現いたしました。
さらに、本技術を用いれば、最先端の微細デバイスをユビキタス社会に必要な携帯電話等のモバイル機器に適用しても、バッテリー使用可能時間を短くすることなく高速処理するＳＯＣをつくることができ、モバイル機器のさらなる普及促進に貢献可能です。
なお、このたびの成果は、９月１５日から１７日まで、東京にて開催される学会「2004 SSDM （International Conference on Solid State Devices and Materials)」において、１５日に発表いたします。
サイトマップ
ご利用にあたって 