ニュース | ニュース&イベント | NECエレクトロニクス

ＮＥＣとＮＥＣエレクトロニクスはこのたび、６５ｎｍノード第２世代配線向けの高性能ＶＬＳＩ多層配線技術を開発しました。第２世代配線では、多層配線構造の簡略化と多孔質化した最先端層間絶縁膜の全層導入により、初期の６５ｎｍノードＬＳＩに用いられる第１世代配線と比較して、信頼性を維持しながら配線部の消費電力を１５％低減することに成功しました。

今回開発した多層配線技術の主な特長は以下の通りです。

（１）	デュアルダマシン（以下ＤＤ）構造を採用し、配線遅延を低減させた６５ｎｍノード第２世代向け高性能多層配線を新たに開発。
（２）	配線と接続ビアを一体化させて構造を簡略化したＤＤ配線構造の実現と、層間絶縁膜中にサブナノサイズの空孔を形成した多孔質Ｌｏｗ－ｋ絶縁膜の採用により、配線消費電力の指標である配線寄生容量を１５％低減。バリア膜の薄膜化による低抵抗化と組み合わせることで、配線の信号伝搬性能の指標である容量抵抗積（ＣＲ積）を２４％改善（第１世代比）。
（３）	多孔質Ｌｏｗ－ｋ絶縁膜の全側壁を極薄有機膜で保護するＤＤポアシール技術を開発。ポアシール無しの構造に比べて絶縁信頼性を５倍改善。

コンシューマ向け電子機器の多機能化、高性能化とともに、様々な機能を持つＬＳＩを１チップ化したＳｏＣ（システム・オン・チップ）も低消費電力化が求められています。ＳｏＣは、デバイスの微細化、高機能化にともない、トランジスタを接続する配線数や配線長が増大し、チップ内の負荷容量において配線部分の占める割合が増加する傾向にあるため、ＳｏＣの動作電力低減のためには、絶縁膜にＬｏｗ－ｋ材料を導入し、配線部分の寄生容量を低減する必要があります。

６５ｎｍノードＬＳＩの第１世代配線では、微細化への早期対応が容易な銅多層配線構造を採用する予定です。これに対し、このたび開発した第２世代対応の配線は、多層配線をシンプルな構造にし、層間絶縁膜の全層に多孔質Ｌｏｗ－ｋ膜を導入することで、高性能化を実現しました。

このたび開発したＤＤ配線の実現には、以下の３つの技術課題がありました。
（１）６５ｎｍ世代に必要な微細ビア接続内での銅熱凝集による断線。
（２）微細化による配線抵抗やビア抵抗の増大。
（３）多孔質Ｌｏｗ－ｋ膜の全面導入による微細配線間の絶縁信頼性劣化。

これらの課題に対して、銅凝集を抑制させる低熱負荷プロセス、配線構造の簡略化に加え高抵抗バリア膜厚を半減させた薄膜バリア構造と、配線部および接続ビア部の全側壁を極薄保護膜で覆うＤＤポアシール構造を採用することで、高性能化を実現しています。また、ＤＤポアシール材料として、ＮＥＣ独自のプラズマ重合膜を用いることで、ＤＤ配線の絶縁信頼性を５倍改善し、第１世代と同等の絶縁信頼性を確保しています。さらに、このプラズマ重合膜は低誘電率でありながら銅拡散防止性を有しているため、絶縁信頼性の維持にも貢献します。

ＮＥＣでは、多孔質Ｌｏｗ－ｋ膜を全層間膜に用いた多層配線モジュール技術が、６５ｎｍノード世代の低電力半導体チップの実現に必要不可欠ものであると考え、早期の実用化を目指して、今後とも積極的な研究・開発活動を展開していきます。

以上

＜この発表に関するお客さまからの問い合わせ先＞

ＮＥＣ　研究企画部企画戦略グループ

https://www.nec.co.jp/r_and_d/ja/cl/contact.html

NECエレクトロニクス
半導体ホットライン

電話：044-435-9494（直通）

e-mail: info@necel.com

ニュースリリースに掲載されている情報は、発表日現在の情報です。
その後予告なしに変更されることがございますので、あらかじめご承知ください。


ご利用にあたって個人情報保護について RSS	© 1995-2008 NEC Electronics Corporation