電子機器の高性能化に伴い、ＬＳＩの高速化・高機能化を実現する微細化への要求が高まる一方で、低消費電力化も求められています。しかし、回路の微細化・高機能化に伴い、トランジスタを接続する配線数や配線長が増大するため、ＬＳＩ動作に必要な消費電力の中で配線部分の占める割合が急増しており、動作電力低減のためには、 Ｌｏｗ−ｋ材料の導入による配線部分の寄生容量の低減が必要不可欠となります。９０ｎｍ世代では、既に均質なＬｏｗ−ｋ層間絶縁膜が導入されていますが、６５ｎｍ世代ではさらに誘電率の低い多孔質Ｌｏｗ−ｋ膜を用いることが必要です。
しかし、配線の微細化が進んで隣り合う配線同士の間隔が短くなり、配線間の電界強度が大きくなった結果、Ｌｏｗ−ｋ膜中に電気の流れる道を形成して絶縁性が劣化するという課題がありました。一つの絶縁性劣化の原因は、銅が配線から多孔質Ｌｏｗ−ｋ膜中に入り込みやすくなり、従来の均質なＬｏｗ−ｋ膜と比較して多孔質Ｌｏｗ−ｋ膜中を銅が移動しやすくなったためと考えられます。従って、その対策として、微小な間隔で向かい合う配線間の多孔質Ｌｏｗ−ｋ膜の側面を安定化させる必要がありました。
このたびの開発は、多孔質Ｌｏｗ−ｋ膜の側面を極薄ポアシール膜で覆うことにより、多孔質Ｌｏｗ−ｋ膜中への銅の拡散を抑制するもので、配線間の絶縁信頼性を従来から５倍改善することに成功しました。極薄ポアシール膜材には、低誘電率で銅拡散バリア性のある独自の気相成長有機膜を用いました。このたび開発した多層配線モジュールを評価した結果、配線間隔が９０ｎｍの極微細配線でも、実用域で１０年以上の絶縁信頼性を確保できる目処を得ました。
この多層配線モジュールは、配線寄生容量が増大する配線部分に限定して多孔質Ｌｏｗ−ｋ膜（ｋ＝２．５）を導入していますが、極薄ポアシール構造化したことで、配線信頼性を確保しながら配線寄生容量を従来比３０％低減できることを確認しました。
ＮＥＣとＮＥＣエレクトロニクスでは、このたびの開発が、６５ｎｍ世代の高信頼性ＵＬＳＩの実現に必要不可欠なものであると考え、早期の実用化を目指して今後とも積極的な研究・開発活動を展開していきます。
このたびの成果は、１２月８日から１０日まで、米国ワシントンＤＣにて開催された学会「2003 IEEE International Electron Device Meeting（2003 IEDM）」において、１０日に発表いたしました。
以上
ニュースリリースに掲載されている情報は、発表日現在の情報です。
その後予告なしに変更されることがございますので、あらかじめご承知ください。
サイトマップ
ご利用にあたって 