ニュース | ニュース&イベント | NECエレクトロニクス

ＮＥＣおよびＮＥＣエレクトロニクス（本社：神奈川県川崎市、社長：戸坂馨）はこのたび、モバイル機器をはじめ幅広い分野で応用が期待される次世代ＣＳＰ／ＳｉＰ（注）向けに、全く新しい概念の基板製法を採用した超薄型微細配線基板（ＭＬＴＳ：Multi- Layer Thin Substrate）およびこれを用いた半導体パッケージ（ＭＬＴＳパッケージ）の開発に成功いたしました。

このたびの開発の主な特長は、以下の通りです。

（１）	小型・薄型パッケージを実現基板製造時に、ベースとなる金属板上に微細配線層を形成した後、金属板を除去する方法を採用することにより、テープ基材と同等の薄さでビルドアップ基板と同等以上の高密度配線が可能。従来のテープ基材では実現不可能であった０．３ｍｍピッチＣＳＰや、基板厚をビルドアップ基板比約１／３にした薄型ＳｉＰを実現。
（２）	低コスト化の実現既存のビルドアップ基板製造ラインをそのまま利用して金属板の両面に同時に配線層を形成し、金属板を取り除いた後に分割する両面同時工法の採用により、１プロセスで２枚の基板を製造でき、低コスト化が可能。
（３）	高信頼性の実現絶縁材料としてアラミド不織布により強度・柔軟性を補強したエポキシ樹脂を採用することにより、薄型にも関わらず、従来と同等の基板強度を実現し、実用レベルの実装信頼性を実現。

近年、携帯電話などのモバイル機器の高性能化が進み、内部に実装されるシステムの小型・薄型化を実現するために、０．５ｍｍピッチ未満のＣＳＰや、メモリだけでなく端子数の多いＬＳＩを混載した高密度ＳｉＰへのニーズが高まっております。従来、ＣＳＰやＳｉＰに用いる薄型基板材料としては厚さ１００μｍ程度のポリイミドによるテープ基材が用いられておりましたが、機械的強度が低く、狭ピッチ化や高密度化には限界がありました。また、ビルドアップ基板は高密度配線が可能ですが、基板の反りを抑制するため、コアとなるプリント基板の両面に微細配線層を形成する必要があり、現在最も薄いものでも３００μｍ前後と厚く、高密度かつ薄型を同時に実現する半導体パッケージが望まれておりました。
このたび開発したＭＬＴＳパッケージは、こうしたニーズに応えるもので、０．３ｍｍピッチＣＳＰや、複数チップを多段に積層しても薄さ１ｍｍ未満のＳｉＰが実現可能になります。

ＮＥＣおよびＮＥＣエレクトロニクスでは、既に０．５ｍｍピッチ、３８４ピンＣＳＰや０．４ｍｍピッチ、２８８ピンＣＳＰを試作し、量産ラインでの組立性、実用レベルのパッケージおよび実装信頼性を実証しており、ＭＬＴＳパッケージの２００３年度中の製品への展開を計画しております。

ＮＥＣおよびＮＥＣエレクトロニクスは、高密度パッケージ市場においてＭＬＴＳパッケージのデファクトスタンダード化を目指してまいります。

参考資料

以上

（注）	ＣＳＰ／ＳｉＰ：Chip Size Package ／ System in Package 実装面積を減らすためにチップと同程度のサイズまで小型化したものがＣＳＰ。さらにロジック、メモリ等複数のチップを２次元もしくは３次元に搭載したものがＳｉＰ。

＜この発表に関するお客さまからの問い合わせ先＞

ＮＥＣ　研究所　研究企画部企画戦略グループ

電話：（０４４）８５６－２０５４（直通）

e-mail: koho@cl.nec.co.jp

ニュースリリースに掲載されている情報は、発表日現在の情報です。
その後予告なしに変更されることがございますので、あらかじめご承知ください。


ご利用にあたって個人情報保護について RSS	© 1995-2008 NEC Electronics Corporation