|
ZIPC は、組込みシステム向けの開発支援ツールで、状態遷移表をベースとした基本設計からシミュレーション(動的検証)、実装、実機試験までを統合して支援する「中流 CASE ツール」です。
社団法人 電子情報技術産業協会(JEITA)のアンケート調査では、1998年度から9年連続で「使用している CASE ツール」No.1 の実績があります。
システム分析などの上流フェーズ、実機試験を行う下流フェーズは、他社製ツールとの連携によりシームレスな開発環境を実現できます。
設計時に作成する状態遷移表は、従来の表記法を拡張した「拡張階層化状態遷移表設計手法」を採用しており、表の巨大化を防いでいます。
以下に、各開発フェーズごとの特徴を示します。
■ デザイン・フェーズ
タスクごとの状態遷移表を作成します。
状態遷移表で設計することにより、事象・状態の組合わせの「モレ」「ヌケ」を防止します。
状態遷移表以外に、組込みソフトウェア開発に必要な専用エディタを用意しています。
● タスク関連図(TRD)
● メッセージ・シーケンス・チャート(MSC)
● タイミング・チャート(TC)
● 状態遷移図(EHSTD)
● 状態遷移表(EHSTM)
● テキスト・エディタ(TXT)
作成した状態遷移表に対して、記述チェックを行い、ヒューマン・ミスを防止します。
■ シミュレーション・フェーズ
設計段階で、これから実装するソフトウェアのビヘイビアに対して動的に検証を行えます。
これにより、論理バグを設計段階で排除できます。
ターゲットがない状態でも、PC 上で仮想ターゲットを作成し、連携動作させることができます。
■ ジェネレーション・フェーズ
作成した状態遷移表から ANSI C 準拠の C コードを自動生成します。
これにより、手入力する工数を削減できるとともに、コーディング品質の向上が図れます。
また、設計書と C コードが常に一致するので、設計書が最終成果物となります。
■ エミュレーション・フェーズ、アニメーション・フェーズ
実機デバッグ時に C コードの基となる設計書(状態遷移表)を使用することにより、「コード指向」ではなく「状態遷移指向」でデバッグを行え、
デバッグ効率が向上します。
また、表により不具合領域が明確になり、不具合の特定が容易になります。
■ 適用効果(ユーザ事例から抜粋)
・生産性 4倍を実現
・開発工数を 50% 削減
・コーディング工数を 80% 削減
・不具合を 90% 削減
・etc
|
