| プロセス |
0.13μm、SiゲートCMOS、アルミ5層配線 |
| 使用可能最大ゲート数 |
1Mゲート(ユーザブルゲート) |
| 対応パッケージ(*1) |
352/420/500/576/696TBGA |
| 電源電圧 |
| 内部電源 |
: |
1.5V |
| インタフェース |
: |
3.3V、2.5V、その他高速インタフェース規格に準拠 |
|
| 消費電力 |
0.014μW/MHz/ゲート(@動作率:0.3) |
| 最高動作周波数 |
300MHz |
| インタフェース |
3.3V/2.5V LVTTL
3.3V PCI、PCI-X
LVDS、HSTL、SSTL、PECL、他 |
| 埋め込みマクロ |
| SRAM |
: |
1or2portコンパイル型同期式 |
| APLL |
: |
高速タイプ、中速タイプ |
| DLL |
: |
高速DRAMインタフェース用 |
|
| その他のマクロ |
SRAM: 分散コンパイル型同期式SRAM
UART、EtherMAC、メモリインタフェース他 |
| 埋め込みクロック |
| メインクロック |
: |
2本 |
| ローカルクロック |
: |
8本 |
|
| 埋め込みテスト関連 |
スキャンパステスト、バウンダリスキャン 、BIST、テストバス |
