| 品名 |
μＰＤ６５３×× μＰＤ６５５×× |
| プロセス |
0.25μｍ、SiゲートCMOS、アルミ３層／４層 |
| 最大搭載ゲート |
２６０万ゲート |
| 最大Ｉ／Ｏ数＊ |
８１２ |
| 電源電圧 |
| 単電源マスタ： |
内部2.5Vまたは1.8V、入出力部2.5Vまたは1.8V |
| 2電源用マスタ： |
内部2.5Vまたは1.8V、入出力部3.3V |
|
| 消費電力 |
0.042μw/MHz/ゲート(＠1.8V) |
| 最高動作周波数 |
１３３MHz(＠2.5V) |
| 出力ドライブ入力 |
最大２４ｍＡ |
| インタフェース |
| 単電源マスタ： |
１．８Ｖまたは２．５Ｖインタフェース |
| ２電源マスタ： |
３．３Ｖインターフェース |
ローノイズバッファ
フェールセーフバッファ
高速インタフェース（PCI、HSTL、SSTL、他）
他 |
| ＲＡＭマクロ |
シングルポート、デュアルポートＳＲＡＭ |
| メガマクロ |
- プログラマブルDMAコントローラ
- シリアル・コントロール・ユニット
- プログラマブル・タイマ・カウンタ
- パラレル・インタフェース・ユニット
- インタラプト・コントロール・ユニット
- UART
|
| その他のマクロ |
CTS、DPLL（位相制御用、逓倍用） |
| テスト関連 |
スキャンパステスト、バウンダリスキャン |
