NECエレクトロニクス Topページ 検索

「CB−130」向けコアのラインナップ及び仕様一覧


  1. メモリマクロ(SRAM)

    従来のセルベースICの流れをくむビット/ワード構成をカスタマイズできる6トランジスタセルを用いたコンパイルドタイプのメモリと、ロードレス4トランジスタセルを用いたシステムLSIに不可欠な、高速、大容量メモリをラインアップ。(開発中を含む)

    1)CB−130Hライブラリ

     (1)コンパイルドタイプ

    • 高速メモリ
      1ポート: 最大 144Kbit(Tcyc = 800MHz)
      2ポート: 最大 288Kbit(Tcyc = 500MHz)

    • マルチポートメモリ
      3ポート(2R/1W): 最大 64Kbit
      6ポート(4R/2W): 最大 32Kbit

     (2)ハードマクロタイプ

    • 大規模メモリ(ロードレス4トランジスタセル)
      1ポート: 4M、8M、16Mビット

    2)CB−130Mライブラリ

     (1)コンパイルドタイプ

    • 高速メモリ
      1ポート: 最大 144Kbit(Tcyc = 450MHz)
      2ポート: 最大 288Kbit(Tcyc =350MHz)

    • 高密度メモリ
      1ポート: 最大 2.3Mbit
      2ポート: 最大 288Kbit

    • マルチポートメモリ
      3ポート(2R/1W): 最大 64Kbit
      6ポート(4R/2W): 最大 32Kbit

     (2)ハードマクロタイプ

    • 大規模メモリ(ロードレス4トランジスタセル)
      1ポート: 4M、8M、16Mビット

    3)CB−130Lライブラリ

     (1)コンパイルドタイプ

    • 高密度メモリ
      1ポート: 最大 1Mbit
      2ポート: 最大 288Kbit

  2. コアラインアップ

    CB−130ファミリの高集積、高速動作、低消費電力のシステムLSIに期待されるマーケットをみすえてコアを用意。(開発中を含む)

    通信 Network Controller、ATM*1、Ethernet、xDSL*2
    グラフィックス DRAC*3、2D/3Dアクセラレータ、NTSC/PALエンコーダ
    モバイル DSP、音声CODEC
    デジタル PCI*4コントローラ、USB*5、IEEE1394
    情報家電 コンシューマ:MPEG2エンコーダ/デコーダ、JPEG、モデムCODEC
    各分野共通 デジタルPLL、アナログPLL、UART*6、レジスタファイル、スキャン、JTAG、FIFO、CAM、ROM、ADコンバータ、DAコンバータ、V850E CPU*7、VRxxxx CPU*8

  3. インタフェース

    内部回路は1.2V動作でありますが、入出力バッファは1.8Vと2.5Vと3.3Vフルスイングのインタフェースが用意されています。標準のCMOSインタフェースブロックに加えて各種の高速インタフェースを準備しています。(開発中を含む)また、ギガヘルツ帯のインタフェースマクロとして、SerDesなどの、高速インタフェースマクロを順次準備提供してまいります。

    I/Oブロック LVCMOS/LVTTL
    ロー・ノイズ・バッファ(スルーレート・バッファ)
    3―ステート・バッファ
    オープンドレイン・バッファ
    高速インタフェース: GTL+*9、HSTL*10、PECL*11、SSTL*12、LVDS*13、AGP*14、PCI、PCIX、USB、IEEE1394、SerDes


*1: Asynchronous Transfer Mode
*2: x Digital Subscriber Line
*3: Direct Rambus Asic Cell
*4: Intel社の提唱するインタフェース規格(Peripheral Component Interconnect)
*5: Universal Serial Bus
*6: Universal Asynchronous Receiver Transmitter
*7: 当社32ビットRISC型MPU「V850シリーズ」
*8: 当社64ビットRISC型MPU「VRxxxxシリーズ」
*9: Intel社の提唱するインタフェース規格(Gunning Transceiver Logic)
*10: High Speed Transceiver Logic
*11: Pseudo Emitter Coupled Logic
*12: Stub Series Terminated Transfer Logic
*13: Low Voltage Differential Signaling
*14: Accelerated Graphics Port

お問い合わせ サイトマップ ご利用にあたって