インストラクション・ サイクル	最高６．２５ｎｓ（１６０ＭＨｚ動作）
内蔵命令ＲＡＭ	３１．５Ｋワード×３２ビット
内蔵データＲＡＭ	６０Ｋワード×１６ビット
外部拡張 データ領域	１Ｍワード×１６ビット
累乗算器	１６ビット×１６ビット＋４０ビット→４０ビットの演算を６．２５ナノ秒で実行
汎用ポート	１６本（入出力プログラマブル）
シリアル・ インタフェース	２チャネル（オーディオ・コーデック接続用と時分割シリアル対応それぞれ１チャネル）
ホスト・ インタフェース	１チャネル（１６ビット・パラレル）
タイマ	２チャネル（１６ビット分解能）
ＤＭＡコントローラ	８チャネル（ペリフェラルと内蔵メモリ間の転送用）
割り込み コントローラ	３８チャネル ペリフェラルによる要因８チャネル 外部端子による要因２２チャネル ＤＭＡコントローラによる要因８チャネル
動作周波数	最大１６０ＭＨｚ
クロック逓倍回路	動作周波数を外部から供給されたクロックの２〜１６倍とすることが可能（周波数の倍率の設定は外部端子による）
パワーダウン機能	ＨＡＬＴモードおよびＳＴＯＰモード
電源	二電源方式（DSPコア用1.5V、I/Oインタフェース用3V）
動作電圧	１．４２５Ｖ〜１．５７５Ｖ（ＤＳＰコア） ２．７Ｖ〜３．６Ｖ（Ｉ／Ｏインタフェース）
プロセス	０．１３μｍＣＭＯＳテクノロジー
パッケージ	144ピンFBGAパッケージ(10mm□0.65mmボールピッチ) 144ピンLQFPパッケージ(20mm□0.5mmピッチ)