世界初の０．１３μｍプロセスを用いたセルベースＩＣの発売について

「０．１３μｍＡＳＩＣ「ＣＢ−１２」」

ＮＥＣはこのたび、０．１３μｍＣＭＯＳプロセス「ＵＸ４」（実効ゲート長０．１０μｍ）を採用したセルベースＩＣ「ＣＢ−１２」の開発を完了し、本年４月から順次受注を開始いたします。

ＮＥＣでは、世界初の０．１３μｍＣＭＯＳプロセスを採用したセルベースＩＣ「ＣＢ−１２」により、低消費電力化が求められるモバイル機器向け、超高速動作が求められるネットワーク機器やグラフィクス分野向けなど、市場毎に最適なシステムＬＳＩのソリューションを提供してまいります。

「ＣＢ−１２」の主な特長

（１）	ユーザーニーズにきめ細かく対応するため、混載できる４種類のライブラリを用意

低消費電力向け：	Ｌライブラリ（動作周波数１００ＭＨｚまで）
標準動作向け：	Ｍライブラリ（同１００〜２５０ＭＨｚ）
高速動作向け：	ＨＭライブラリ（同２５０〜４５０ＭＨｚ）
超高速動作向け（銅配線）：	Ｈライブラリ（同４５０ＭＨｚ以上）

（２）	４トランジスタ構成のＳＲＡＭマクロ（開発中）により内蔵ＳＲＡＭの回路面積を従来品（６トランジスタ構成）より約３０％削減可能

「ＣＢ−１２」の受注・出荷開始時期

ＬおよびＭライブラリの受注は２０００年４月、サンプル出荷は２０００年６月、量産は２０００年８月から順次開始する予定であります。ＨＭライブラリの受注は２０００年６月、サンプル出荷は２０００年８月、量産は２０００年１０月から開始予定であります。なお、Ｈライブラリは今年末から受注開始、サンプル出荷と量産は２００１年以降の予定であります。

「ＣＢ−１２」を採用することにより、携帯電話をはじめとするモバイル市場では、スタンバイ時（受信待ち受け等）の動作部分にＬライブラリを、通話時に動作するＤＳＰ等にＭライブラリを使用する混載設計を行うことにより、システムＬＳＩにおけるきめ細かなパワーマネジメントを容易に実現することができます。

さらに、ネットワークやグラフィクス市場では、アルミ配線で４５０ＭＨｚ動作を実現したＨＭライブラリや、４５０ＭＨｚ以上の超高速動作が可能な銅配線を採用したＨライブラリにより、セットの高性能化を実現することができます。

ＮＥＣでは、これらのライブラリを使用して当社のＣＰＵ、ＤＳＰ等のＩＰ群をアプリケーション毎に最適化し、より付加価値の高いシステムＬＳＩを提供してまいります。

また、４５０ＭＨｚ以上の超高速動作品を短期間で実現するための設計手法、チップアーキテクチャー、高速Ｉ／Ｏ、パッケージを用意し、ユーザーニーズを実現するための最適ソリューションを提供いたします。

このほか、新製品は以下の特長を有しております。

１．最適化された豊富なＩＰコアライブラリ

コアライブラリ例

Ｌライブラリ使用：	Ｖ８５０Ｅ等
Ｍライブラリ使用：	ＤＳＰ等
ＨＭライブラリ使用：	ＶＲｘｘｘ等

今後、さらにシステムに応じた最適ソリューションの提供と用途に応じたシステムＩＰの拡充を強力に押し進める予定。具体的には別紙を参照。

２．高集積度、高速動作、低消費電力

• ２入力ＮＡＮＤ換算で最大３２００万ゲートを集積。

• 電源電圧１．５Ｖ動作時の内部ゲート（F101）の遅延時間はＨＭライブラリ使用時に１１．１ピコ秒（ファンアウト２）を実現。

• 電源電圧１．５Ｖで、内部ゲート１ＭＨｚ動作時のゲートあたりの消費電力は、Ｌライブラリ使用時に７．３ｎＷ（当社従来品比約１／２）を実現、かつ低スタンバイ電流を実現。

３．豊富なパッケージ対応

標準的なパッケージはもとより、超多ピンに対応するフリップチップからチップサイズパッケージ（ＣＳＰ）まで対応可能。

ＰＢＧＡ：	最大６７２ピン
ＢＧＡＴ：	最大１０８８ピン
ＱＦＰ：	最大３７６ピン（０．４ｍｍピッチ）
ＦＣＢＧＡ：	最大３０００ピン
ＣＳＰ：	最大６００ピン

なお、新製品のメモリ・ＩＰコアやインターフェースのラインナップ及び、主な仕様については別紙をご参照下さい。

• 「ＣＢ−１２」向けコアのラインナップ及び仕様一覧

• 「ＣＢ−１２ファミリ」の主な仕様

以　上