VR4131..( uPD30131 )

SDRAM領域（0〜7FFFFFFH）に SRAMをマッピングできますか？

SDRAM領域は SDRAM専用であり、SRAMなどのデバイスを接続された場合の動作は保証いたしません。

SDRAMのウエイト制御はできますか？

SDRAM領域には外部ウエイト制御機能がありません。
ただし外部I/O領域（IOCS0#,IOCS1#で選択）では、IORDY端子によるウエイト制御が可能です。 また、ここにSRAMを接続することも可能です。ただしSRAM接続の場合、 以下の制限事項があります。

[SRAM接続の制限事項]
外部I/O空間に対するダブル・ワード・ライトやキャッシュ・ライトバックのデータを誤ることがあります。
発生条件：

1. 内蔵レジスタ(注)へのリード／ライト直後に、ダブル・ワード・ライトとキャッシュ・ライトバックが発生
   
2. バス・ホールド中にダブル・ワード・ライトとキャッシュ・ライトバックが発生
   

[回避策]
次のいずれかを実行してください。

1. 内蔵レジスタ(注)へのリード／ライト直後と、 割り込みベクタの先頭で外部I/O空間へのダミーな非キャッシュ・リードを行う。
   この回避策は、バス・ホールド機能を使用しない場合に有効です。
   
2. 内蔵レジスタ(注)へのリード／ライト直後と、 割り込みベクタの先頭でBCUレジスタへのダミーな非キャッシュ・リードまたはライトを行う。
   この回避策は、バス・ホールド機能を使用しない場合に有効です。
   
3. 外部I/O空間をデータ・キャッシュ領域に使用せず、ここにダブル・ワード・ライトを行わない。
   

注　次のレジスタを除きます。

SCUレジスタ	0x0F001000 - 0x0F001009
SDRAMUレジスタ	0x0F000400 - 0x0F000409
PCIUレジスタ	0x0F000c00 - 0x0F000d43
BCUレジスタ	0x0F000000 - 0x0F000017

メモリ構成を 16ビットと 32ビットで混在させてアクセスできますか？

ROMと SDRAMのデータ・バス幅は、リセット解除時の DBUS32端子の状態で決まり、 同じ幅にしか設定できません。
なお、DBUS32端子で 32ビット・データ・バスに設定した場合、外部I/O領域 （IOCS0,1端子でアクセスする領域）は 16ビットと 32ビットの幅を選択できます。

ただし、IOCS0,1端子にメモリを接続する場合、 制御用のストローブ信号は外部で作成する必要があります。
また、外部I/O領域にメモリを接続して、キャッシュ領域にマッピングした場合、 制限事項があります。
詳細は販売店が配付する使用制限事項の文書をご参照ください。

システム・クロックやサブシステム・クロックは、 水晶振動子を接続せずにクロック入力をしてもよいですか。

クロック入力は可能で、システム・クロックは CLKX1端子に、 サブシステム・クロックは RTCX1端子に、それぞれ入力してください。
ただしシステム・クロックは 18.432MHzでないと PLLがロックしないので、 一般的な使用方法としてはお勧めできません。

RTCRST#信号の解除と同時に POWER信号をアクティブにしてもよいですか？

だめです。
ユーザーズ・マニュアル (ハードウエア編) の RTCリセットの図のように、 RTCRST#信号と POWER信号の立ち上がりの間は、3RTC(=92μs)以上にする必要があります。

電力モードの制御を考慮する必要がない場合、 SPOWER/MPOWER信号で SDRAM/外部デバイスの電源を制御しないで、 周辺デバイスにも同時に電源を投入してもよいですか？

同時に電源投入ということは、リセット期間中に外部デバイスが起動しますので、 この点について問題を生じないようにご配慮いただければ可能です。

MPOWER信号は、CPUの 1.5V電源を Hibernateモード中に切りたい場合に使用します。
また、Hibernateモード時に電源を入れる必要のないデバイス(ROMなど)があれば、 MPOWER信号で制御することもできます。

SPOWER端子は、SDRAMの電源を最初の電源投入時だけ切るために使用します。 電源投入時の RTCリセット後からPOWERON信号がアクティブになるまでの間、 Hibernateモードになりますが、この時データ・バスにロウ・レベルを出力します。
バスが ハイ・インピーダンスだとプルアップ抵抗が必要になり、電流消費が増大するからです。
しかし、SDRAMは電源投入後からモード・レジスタ・セットまでの間のバス状態が定義されないため、 出力になるとCPUのバスと衝突することになります。

SPOWER信号は、その衝突を避けるためにSDRAMの電源を切る信号です。 しかし一般に、SDRAM内部にはパワーオン・リセット機能が内蔵されており、 電源投入直後はハイ・インピーダンスになるものがほとんどです。 この場合には、SPOWER信号での電源制御を行う必要はありません。

CP0レジスタ以外の汎用レジスタ・アクセスでは、ハザードが生じますか？

汎用レジスタのアクセスでは、ハザードを生じません。

CSIを送信および受信モードで動作させる場合 (CSI_MODEREGのTRMD=1)、 受信DMAの起動方法は？

送受信の場合、送信データが揃わないと転送できないので、T_FIFOEとT_DMAEN を設定しておけば、自動的に送受信を開始します。
送信と受信は同時なので、「送信データ数 = 受信データ数」となり、 送信データにトリガをかければ受信データ数を制御できます。

DSIUはディバグ用となっていますが、通常のSIUとして使えますか？

はい、SIUとDSIUを使用して、シリアル２ポートとすることができます。
これは他のVRシリーズのDSIUでも同様です。

SDRAMと周辺の間でPCIアクセスはできますか？

いいえ、周辺へのPCIアクセスはサポートしていません。