VR4122..( uPD30122 )

HIBERNATE命令でハイバネートモードになり、何らかの割り込みで起動されると HIBERNATE命令後に復帰するのでしょうか。

Hibernateモードになってから、
　POWER入力 → ElapsedTimer割り込み→ DCD#割り込み → GPIO(12:9),(3:0)割り込み
でFullspeedモードに復帰します。

HIBERNATE命令でハイバネートモードになり、割り込みなどで復帰後、 プログラム・カウンタは HIBERNATE命令の次ステップに復帰して続きから実行できるのか。(RX4000使用)

ハイバネートからの復帰に際しては、VR4122にはリセットが入るので、 リセット・ベクタからの実行になります。 続きから実行したい場合には、ハイバネートに入る前に現在の実行状況をすべてソフト的に待避しておき、 ハイバネートから復帰したときに待避しておいたものをリストアする方法を取ってください。

電力モードの制御を考慮する必要がない場合、 SPOWER/MPOWER信号で SDRAM/外部デバイスの電源を制御しないで、 周辺デバイスにも同時に電源を投入してもよいですか？

同時に電源投入ということは、リセット期間中に外部デバイスが起動しますので、 この点について問題を生じないようにご配慮いただければ可能です。

MPOWER信号は、CPUの 1.5V電源を Hibernateモード中に切りたい場合に使用します。
また、Hibernateモード時に電源を入れる必要のないデバイス(ROMなど)があれば、 MPOWER信号で制御することもできます。

SPOWER端子は、SDRAMの電源を最初の電源投入時だけ切るために使用します。 電源投入時の RTCリセット後からPOWERON信号がアクティブになるまでの間、 Hibernateモードになりますが、この時データ・バスにロウ・レベルを出力します。
バスが ハイ・インピーダンスだとプルアップ抵抗が必要になり、電流消費が増大するからです。
しかし、SDRAMは電源投入後からモード・レジスタ・セットまでの間のバス状態が定義されないため、 出力になるとCPUのバスと衝突することになります。

SPOWER信号は、その衝突を避けるためにSDRAMの電源を切る信号です。 しかし一般に、SDRAM内部にはパワーオン・リセット機能が内蔵されており、 電源投入直後はハイ・インピーダンスになるものがほとんどです。 この場合には、SPOWER信号での電源制御を行う必要はありません。

VR4122及び、コンパニオン・チップについてホームページ上では 2.12迄となっているように見られます。 WindowsCE 3.0 の対応は如何でしょうか？

はい。VR4122搭載の WindowsCEプロダクトをお客様が開発される場合、OS はWindowsCE 3.0 となります。

LCDコントローラはコンパニオン・チップには内蔵されていないようですが、 ドライバの対応状況を教えてください。

弊社ではLCDコントローラを搭載する3rdParty製のVR対応チップ・セットのご紹介を行っております。
例えば、それらの 3rdParty製のチップ・セットには解像度が XGA対応のものもございますし、 動画のエンコード/デコード及び映像をキャプチャリングできるチップ・セットもございます。

外部PCIバス・マスタから、CPUにぶら下がっている SDRAMにデータは転送可能でしょうか？

はい、可能です。

PCI BUSのサブセットということは PCI BUSのすべてはサポートされていないのでしょうか？

PCIすべてをサポートしているわけではありません。
以下の点がサブセットのゆえんです。
　　　　・マスタは 3個まででです。
　　　　・PCIバス電圧は 3.3Vまでです。
また、機能的制限としては、以下のものがあります。
　　　　・ CPU内蔵キャッシュはサポートしていません。
　　　　・ スペシャル・サイクルはサポートしていません。
　　　　・ ステッピングはサポートしていません。
　　　　・ ホスト・ブリッジ以外の用途(アドオン・ボード上への実装など)はサポートしていません。
　　　　・ 高速バック・トゥ・バック・トランザクションはサポートしていません。

I/Oデバイスに対するアクセスにおいて WAIT をハードウエアとして VR4122に入力する必要がでてきました。
VR4122内部の VTClockとは非同期に入力してよろしいのでしょうか。

IORDY信号は、非同期で入力可能です。
データ・シートでは、TCLRという minスペックがありますが、 このスペックを経過した時点から IORDYをサンプルするので、 IOバスにウエイトをかけたい場合には、この時間以上 IORDYを Lowにしてください。

5Vの ROMを接続するために VR4122と ROMの間に LVCタイプのバッファを挿入することについては何か問題が有りますでしょうか。

VR4122の外部バス・インタフェースは 3.3Vデバイスを想定したスペックになっており、 5Vデバイスは絶対最大定格を越えるため、直結できません。
LVCMOSとは、LVTTL規格のインタフェースを満足する規格であり、LVCシリーズとは関係有りません。 5Vデバイスを接続される際は、VR4122と5Vメモリ間にレベル・コンバータ用のバッファを入れてください。

システム・クロックやサブシステム・クロックは、 水晶振動子を接続せずにクロック入力をしてもよいですか。

クロック入力は可能で、システム・クロックは CLKX1端子に、 サブシステム・クロックは RTCX1端子に、それぞれ入力してください。
ただしシステム・クロックは 18.432MHzでないと PLLがロックしないので、 一般的な使用方法としてはお勧めできません。

RTCRST#信号の解除と同時に POWER信号をアクティブにしてもよいですか？

だめです。
ユーザーズ・マニュアル (ハードウエア編) の RTCリセットの図のように、 RTCRST#信号と POWER信号の立ち上がりの間は、3RTC(=92μs)以上にする必要があります。

CP0レジスタ以外の汎用レジスタ・アクセスでは、ハザードが生じますか？

汎用レジスタのアクセスでは、ハザードを生じません。