その他周辺機能

外部に I/Oを接続する際、簡略化のため 外部I/Oデバイスの /CSは IA2の I/Oポートで代用しました。そのためアドレス・バスの上位bit用のポート (ポートDH) は必要なくなります。
そこで DHを入出力ポート設定とした場合、 他の外部バス用のポートを外部バス用の設定にした場合、データ・バス、 制御端子は正常動作が行えますか？

はい、他の外部アクセスのバス、制御信号等は正常に動作します。

V850E/MS1の外部に I/Oデバイスを接続した場合、アドレス・デコードをするのは面倒です。 アドレス・デコードをせずに直接、外部I/O にアクセスする方法はあるでしょうか？

アドレスに関しては、V850E/MS1ではメモリは 7つのブロックに分かれています。
そして、各ブロック毎にどのような外部デバイスを接続するかを指定できるようになっています。

従って、外部に接続するメモリや I/Oが少なければ、各ブロックに 1つのデバイス (メモリやI/O) を接続する事も考えられます。
この場合にはデバイスから出力される /CS0-7 信号をそのまま外部I/O の CSに接続することも考えられます。
これは全て、どれだけのデバイスを外部に拡張するかの問題で、V850E/MS1 だけでは決まりません。
(アドレスは外部のデバイスを区別するための信号です。区別する必要がなければ (つまり、I/O が 1つしかない場合)、アドレスをデコードする必要はありません。)

直接外部I/O にアクセスできる場合、8bitデータ・バスの I/Oにアクセス可能でしょうか？

V850E/MS1には各メモリ・ブロック毎に、バス幅が 8ビットか 16ビットかを指定する機能 (バス・サイジング機能) があります。
これを使用することで、8ビット幅のデバイスを使用できます。

各ポートの初期値は不定となっていますが、ポート・モードの出力モードとして動作させる時、 設定前にポートに値を書き込むことにより不定状態を回避できますか？

はい、不定状態を回避できます。
これにより、モード設定を行ってからデータ設定を行う場合の、 データ設定までの端子の状態不定状態を回避できます。

ただし、ポートを出力に設定した時の出力バッファが ONするときのゲート遅延によるヒゲについては保証できません。

ユーザーズ・マニュアル (p.53) では WAIT信号は CLKOUTの立ち下がりでサンプリングされる、 とありますが、タイミング図 (p.123) やデータ・シートのタイミング図を見ると、 いずれも CLKOUTの立ち上がりでサンプリングされています。
説明文と図とどちらが正しいのでしょうか？

申し訳ございません。これは立ち上がりが正しい内容です。
p.53 の WAIT信号の説明が間違っております。

I/O兼用端子において、ポートのモード・レジスタを入力モードに設定し、 モード・コントロール・レジスタをコントロール・モードを使用する、に設定した場合、 その端子がコントロール・モードとして動作していても、ポート入力データを知ることができますか？

はい、モード・レジスタが入力モードに設定されていれば、 たとえコントロール・モードで使用していてもポートを読むことで、 そのときの端子の状態を知ることができます。

uPD70F3032Aで、P110/A1/WAIT ピンのウエイト機能を使用する場合も、 ポート3,10,11 (P110/A1/WAITピン以外) はアドレス出力として使用できますか？

そのような動作はできません。
ウエイト機能を使用したい場合には、マルチプレクス・バス・モードをご利用ください。

FAQ： 実行時間：内蔵周辺アクセスでの実行速度 [V850共通] もご参照ください。

VSWCの役割が詳しくわかるようにご説明いただけませんでしょうか？

一般に、CPUを高速で動作させる場合に、 内蔵周辺I/Oまで含めて高速で動作させるのはデバイスを設計する上でも、 パワーの面でも、またノイズの面でも問題があります。
そのために、 バスを分離して高速で動作させる必要のある部分と低速で動作させてもよい部分に分けることになります。

通常、内蔵周辺I/Oは低速で動作させるバスに接続されることになります。
また、各種の内蔵周辺I/Oをいろいろなデバイスで共通に使用することを考えると、 速度の異なる CPUに対応できるようにする必要があります。
つまり、高速の CPUで安定に動作させるにはウエイト数を多くして十分なアクセス時間を確保し、 低速の CPUでは速度に見合ったウエイト数を設定して十分なアクセス時間を確保できるようにする必要があります。

これらのことを考慮して、 V850では VSWCレジスタによりアクセス時のウエイト数を、CPU及びその動作周波数に応じて最適な値を設定できるようにしています。
VSWCレジスタは上位4ビットと下位4ビットに分けて構成されており、 アクセスの準備に関係するウエイト数と、 アクセス自体に関係するウエイト数とを独立して指定できるようになっています。

VSWCレジスタの初期値は 77Hとなっていますので、 その状態では内蔵周辺I/Oのアクセスの際には 7+7 の合計14クロックのウエイトがかかることになります。
従って、ノー・ウエイトで 3クロックの場合には 17クロックのアクセス時間となります。