その他周辺機能

uPD780054の ユーザーズ・マニュアル で、リアルタイム出力ポートのブロック図 (図20-1)に、 RTBH, RTBL, 内部バスから P12出力ラッチの経路に対して制御信号が書かれています。
RTPMの値による制御内容を教えてください。

これはデータの流れの制御を行っていることを模式的に示したもので、 どこのデータをどのタイミングで出力ラッチに書き込むかは示しておりません。
単に、RTPMの値によって
(1)RTPMが 0のビットは P12への書き込みで内部バスのデータが出力ラッチに書き込まれる。
(2)RTPMが 1のビットは RTPCの設定によって示されたタイミングで RTBHや RTBL の内容が出力ラッチに書き込まれる(このときのトリガ要因は表20-3に記載)。
となるだけです。RTPMの変化で何かする訳ではございません。

uPD780308の ユーザーズ・マニュアル の 13.1 にブザー出力手順の記述がありますが、 １回ごとに P36, PM36 を設定しなくてはならないのでしょうか？

いいえ、同じブザー出力周波数で ON/OFF するには、TCL2レジスタのビット7 (TCL27)を操作するだけです。

uPD780021Aで外部割り込み機能を利用します。 INTP0〜INTP3になにか異なる特徴がありますか？

INTP0〜INTP3は基本的にディフォールトでの割り込み優先度が違うだけとお考えください。
優先順位指定フラグ・レジスタで同じ優先順位に設定した場合に、同時に割り込みが発生すると、 INTP0の優先度が最も高くなり、INTP3が最も低くなります。
従って、割り込みに対して要求される優先度で使い分けてください。

uPD784216で、TMC1レジスタの TOE1を出力禁止に設定した場合、 P31をポートとして使用することは可能でしょうか？

タイマ/カウンタ1の出力を禁止した場合、P31をポートとして使用できます。
このような使い方をしても問題はありません。

uPD784216Aでアシンクロナス・シリアル・インタフェースを使用します。
ユーザーズ・マニュアル のブロック図 (図17-2)で、TO1をセレクタに入力していますが、 TMC1レジスタの TOE1のビットを "1"に設定する必要がありますか？

マニュアルの記述が不十分で申し訳ございませんでした。
この場合には、TMC1レジスタの TOE1ビットをセットする必要はありません。
単に、BRGCn レジスタで5ビット・カウンタの入力として TO1を選択するけです。

uPD78P4038の ユーザーズ・マニュアル の "23.2.1(2)プログラマブル・ウエイト制御レジスタ(PWC1,PWC2)" に次の注意書きがあります。
これは、どのレジスタ(SFR)の設定を禁止しているのでしょうか?

これは次の設定を同時にすることを意味しています。
・PWC1, PWC2レジスタで、PWn1, PWn0 = 1, 1 に設定：WAIT端子の入力でウエイト挿入
・MMレジスタの IFCHを 0に設定：外部メモリと同じ速度でフェッチ

uPD784216Aで、外部メモリをアクセスしている時に、WAIT端子(外部ウエイト)を有効にしていますが、 内部ウエイト信号も有効にすることはできないですか？

WAIT端子と内部ウエイトを両方有効にすることはできません。

外部入力WAIT信号による CPUの WAIT動作について教えてください。
CPUに対し 外部入力WAIT端子の立ち下りに関わってくる時間は 3種類あるのですが、 このうち一つでも時間範囲を越えてしまった場合はWAITがかからないのでしょうか。

　アドレス　→　/WAIT↓入力時間(tdwat) 　：　(2＋a)T - 40 (MAX)
　ASTB↓　　→　/WAIT↓入力時間(tdstwt)　：　1.5T - 40 (MAX)
　/RD↓ 　　→　/WAIT↓入力時間(tdrwtl)　：　T - 40 (MAX)

いいえ、どれか一つでも規格を満足すれば WAITをかけられます。
ここで３つの規格が規定されているのはご使用頂く上で、どの信号から WAITを生成しても、 判断しやすいようにとの考えからです。
各システムで最も分かり易い規格を使用してください。

uPD784218の P00-P06は入出力ポートの他に、外部割り込み要求機能がありますが、 ビット別にポート・モードと外部割り込み要求モードとを混在して使用可能でしょうか？

はい、可能です。
ただし、ポートとして使用している場合にもポート・データの変化で割り込みが発生してしまいますので、 ポートとして使用する端子に該当する割り込みについてはマスクをセットして不要な割り込みを受け付けないようにしてください。

uPD78421xで、ポート・モード・レジスタにより、ポートの入出力状態を設定できますが、 兼用側の機能を使用する場合も、ポート・モード・レジスタを設定する必要がありますか？
(アドレス・バス、データ・バス、UART、BUZなど)

はい、基本的にそうなります。
ただし、バス関係に関しては、MMレジスタの設定により機能がアドレス・バスやデータ・バスに切り替わりますので、 ポート・モードの設定は必要ありません。

なお、UARTを使用する場合には、TxDに対応するポートのモードは出力に設定し、 かつ出力ラッチには 0を書き込んでおく必要があります。
RxDに対応するポートのモードは入力に設定しておく必要があります。
BUZについても PM24を出力、P24の出力ラッチに 0を設定しておく必要があります。

uPD78F4225で、入出力回路タイプ　8-K, 10-I のピンを入力として使用する場合、 通常のポートに指定した場合と、兼用機能(タイマ，シリアルI/F)に指定した場合の いずれの場合でもシュミット・トリガ入力となるのでしょうか？

はい、そうです。入力バッファは共通です。
なお、各ポートの入力の規格についてはデータ・シートのDC特性の項目をご参照ください。

uPD78932xで 40キーのキー・マトリクスを構成しています。 入力5ポート(KR00-03,INT) × 出力8ポート(P80-85,P10,P11) = 40キー、および、 INT/P61ポートの立ち下がりエッジでスタンバイ解除することは、可能ですか。

はい、可能です。

78K4のスタンバイ・コマンド(STBC)で STOPモードに入り、 スタンバイ状態から復帰する時に SFRイリーガルでブレークしてしまいます。

STOPの解除方法に問題があるようです。
解除にはベクタ割り込みを発生させる方法とベクタを発生させない方法(CPUが割り込み禁止状態) とがあります。
お問い合わせの内容から判断すると、ベクタ割り込みで解除されているようですが、 このときのベクタは 16ビット分しか領域がありませんので、割り込みのジャンプ先が 3バイト必要な場合にはベクタから直接は分岐できません。
(従って、この場合には暴走しますので、その後の動作はどうなるかは全く分からなくなります)。
2バイトで示せる範囲であれば正しく割り込み処理ルーチンに分岐できますので、 割り込み処理ルーチンが正常ならば処理できるはずです。

uPD789166データ・シートにおいて端子の入出力回路の説明があり、 タイプ 13-Xで N-chオープン・ドレーンの出力と、 5V耐圧入力バッファとコンパレータが記載されていますが、 コンパレータに関する説明が見つかりません。

これはuPD789166Yのように SMBインタフェースを内蔵したデバイスで、 SMBの入力信号をあるしきい値と比較するためのものです。
uPD89166にはコンパレータは内蔵されておりませんので、無視してください。
ちなみに、データ・シートでは「図5-10」のブロック図に出てきます。

uPD78P018FYで、低消費電力化のため、データを読み込む必要があるときのみ入力モードにして、 内蔵プルアップを接続すると、データをうまく読み込めないことがあります。

   MOV  PM1, #**
   MOV  PM2, #**
   MOV  PUO, #**
   MOV  A, P1

内蔵プルアップ抵抗が有効になっても、抵抗値は標準で 40kΩ(MAX 90kΩ)です。
この抵抗で外部の配線容量を含めた充電を行いますのでハイ・レベルになるまでの時間が必要です。
このためにプルアップ抵抗を有効にして直ぐに読み込んでも正しい値は得られません。