トラブル・シューティング

(1) 各デバイスの電気的特性の範囲内で設計・使用していますか？

　◆電源電圧、入出力電圧、動作タイミング、動作周囲温度 (放熱) は適正ですか？
　◆電源は各デバイスに正常に供給されていますか？
　　　電源の電流容量は適正ですか？
　　　電源の極性は正しいですか？
　　　複数の電源・グランド端子がある場合、すべてを接続していますか？
　　　電源が発振していませんか？（周辺に使用しているコンデンサの温度特性を考慮していますか？）
　　　電源が電池の場合、低温時の電池の電圧／容量の低下を考慮していますか？
　◆電源／グランドにノイズが乗っていませんか？
　　　電源／グランドの配線、バイパス・コンデンサの設置は適正ですか？
　◆信号線にノイズが乗っていませんか？
　　　フィルタやボード・レイアウト、配線などのノイズ対策は適正ですか？
　◆過負荷になっていませんか？
　　　出力端子に接続している配線／入力端子の電流、容量の各合計は、出力の規格内ですか？
　◆規定のリセットがかかっていますか？
　◆クロック波形は正常ですか？
　◆RF/マイクロ波でのインピーダンス整合は取れていますか？

(2) CMOSデバイスの入力が未接続になっていませんか？

(3) 出力同士が衝突していませんか (オープン・ドレーンやオープン・コレクタを除く)。

(4) 出力を電源やグランドに直結していませんか？

(5) ディジタル設計の論理は合っていますか？
　◆アクティブ・レベルやデコーダ、セレクタなどの回路の論理は適正ですか？

(6) ICの外付け回路などの定数は適切ですか？
　◆特にRF/マイクロ波の場合は、インピーダンス整合のための定数の最適化が重要です。

(7) プログラマブル・デバイスのレジスタ設定は適切ですか？
　◆誤ったモード設定や禁止状態の設定はないですか？

(8) 発振回路内蔵デバイスの発振安定時間を待っていますか？

(9) マイコンのプログラムは、フェッチ可能なメモリ・エリアに展開していますか？

(10) マイコンの多重割り込みで、スタックがオーバフローしていませんか？
　◆スタック・ポインタの設定をご確認ください。

(11)　マイコンの割り込みが、他の割り込みとの競合で保留されていませんか？
　◆割り込み応答が遅くなると、処理が間に合わなくなり、その後の処理ができなくなることがあります。
　　　この場合は、割り込みの優先度の見直しと多重割り込みをご検討ください。

(12)デバイスが壊れていませんか (規格越えや寿命)。
　◆MOSデバイスやその搭載基板の取り扱いで、静電気対策をされましたか？
　◆端子に過電圧がかかっていませんか？
　◆実装 (はんだ付け) 条件は守られましたか (温度破壊)。
　◆保存温度を越えて保管していませんか？
　◆製品寿命 (劣化) ではないですか？

　備考　内部ショート状態の破壊では、電源ダウンで誤動作デバイスの特定が困難な場合があります。
　　　　なお、ショートになるかオープンになるかは予測できません。

(2007/12)

規定外の電圧 (ノイズを含む) をCMOSデバイスに入力して、ラッチアップを起こしていませんか？
　◆デバイスが壊れていなければ、正規の入力電圧にすれば「電源断 - 再投入 - リセット」で再起動します。
　　ただしラッチアップは劣化を促進させるので、当該システムを量産出荷されないようお勧めします。

(1) 送信側と受信側の伝送速度の設定は一致していますか？

(2) 送信側の伝送速度誤差は、受信側の許容範囲内ですか？

(3) 受信データにノイズが乗っていませんか？
　◆数十nsのサンプリング間隔で波形観測をしてみてください。

プログラムに無限ループとなる個所はありませんか？

(1)	ポート・モード・レジスタで出力モードに設定していますか。 ポート・レジスタに"1"を設定するだけでは、出力になりません。
(2)	オープン・ドレインのポートなら、プルアップ抵抗を接続していますか。 プルアップをしなければ、ハイ・レベル駆動要因がありません。
(3)	アナログ入力兼用ポートなら、アナログ電源を供給していますか。 アナログ入力が兼用の場合、デジタル出力の電源がアナログ電源になっていることがあります。 その製品の入出力回路図をご参照ください。

(2007/05)

(1)	過電圧や過電流になっていませんか？ ◆ DC特性や推奨動作条件を越えた設計になっていると、劣化を促進させる可能性があります。 ◆ 規格内の設計であっても、ノイズ対策がされていないと、ノイズの影響で劣化する可能性があります。 また、アンダシュート／オーバシュートを生じる信号の入力でも、同様に劣化する可能性があります。
(2)	静電気を印加していませんか？ ◆ 基板へのデバイス実装時に、静電気対策をしてください。 特に手で取り扱う場合、QFPなどはピンに触れることになりますので、対策が不十分なら破壊の可能性が高くなります。 参考資料：「静電気放電(ESD)破壊対策ガイド」 ◆ 基板実装後でも、基板やコネクタの端子に触れず、導電素材で包装をしてください。

(2007/08)

発振回路の動作はデリケートです。発振子とのマッチングやノイズ環境などに、次のような問題はありませんか？

◆	たまたま動作した、試作の発振定数で量産した（特性のばらつきを要確認） 発振回路はアナログで、特性のばらつきがあります。 使用されるコンデンサの容量にも誤差があります。
◆	試作と量産で、配線の特性が変わった（バラック配線とプリント配線では、長さ・配置・容量などが異なる）
◆	配線が長い（容量が大きくなり、ノイズも拾いやすくなる）
◆	他の信号線が交差している（ノイズを拾いやすくなる）
◆	付近に大電流配線がある（グランド電位が変動する）
◆	グランド線を他の回路と共用している（グランド電位が変動する）
◆	発振信号線を取り出している（容量が大きくなり、グランド電位も変動する） 波形観測でプローブをあてると、同様の状況になります。 また、発振波形は微弱振動なので、クロック波形は観測できません。
◆	フラッシュ・マイコンをマスク品に置き換えた（マッチング（コンデンサ容量）の再評価が必要） ROMサイズの変更だけなら、再評価は不要です。

(2007/09)

◆	2電源回路を構成した時、一方の出力電圧が上昇しない。
◆	出力端子を抵抗でプルアップしたら、動作が不安定になった。
◆	可変出力型で、出力をオープンにしたら、出力電圧が規定より大きくなった。
◆	負荷接続によって出力電圧が低下した。
◆	出力が発振する。
◆	端子の根元がメッキされていない。

(2008/05)

◆	ドキュメントの記述どおり回路設計したが、動作しない。
◆	プッシュプル動作で、パルスが連続で出る。
◆	uPC1100,uPC1150で動作が不安定。

(2008/05)