予備知識

「建築様式」の意味で、コンピュータでは基本設計を指します。
マイコンでは、次のような項目が含まれます。

• データ・ビット幅
• アドレス空間とバンク構成
• 命令セットとアドレシング・モード
• 資源の割り当て（メモリやレジスタなど）
• パイプライン構成
• 内部バス構成
• キャッシュ・メモリ構成

バンク構成は、アドレス空間を多面的に管理するものです。
アドレシングは、リード／ライトするデータのアドレスを指定する方法で、次のようなものがあります。
パイプラインは、処理ステージを数段用意して、命令フェッチやデータ処理を順次行う機構で、ある命令の処理が終わらないと次の命令を処理できないというボトルネックを解消するものです。
また、スーパスカラというパイプライン構成では、パイプラインを複数本用意して、並列処理を可能にします。
内部バス構成の特徴的なものとして、ハーバード・アーキテクチャがあります。これは命令フェッチとデータ転送のためのバスを独立させたもので、双方の待ちサイクルがパイプラインで発生することを回避します。
キャッシュ・メモリは、頻繁に使用するアドレス空間のデータだけをコピー管理する機構です。広大なアドレス空間を常時管理せずに、効率化を図るためのものです。キャッシュ領域でヒットしなければ、データをリプレース（入れ替え）します。

(2008/08)

複数の能動素子がある資源を共有する場合などに、同時アクセスによる衝突を避けるために行う調停のことです。これにより、優先されたアクセスが終わってから、保留されていたアクセスが行われるようになります。
バス･アービトレーションという表現がよく用いられますが、これはマイコン・システムで、バスの使用権を調停することです。たとえばDMAでは、DMAコントローラとCPUとのハンドシェークで、CPUをホールド状態にして、DMAコントローラがバスの使用権を得てデータ転送を行います。
3つ以上のデバイス間では、バス・アービタがアービトレーションを行います。

(2007/02)

システム的には、CPUが周辺デバイスにアクセスをしていない状態のことですが、双方では意味が異なります。

CPU側では、周辺デバイスのリカバリ時間を確保するために、アイドル・サイクルを挿入して、そのデバイスをアクセスしないようにする期間のことです。
関連用語：リカバリ時間

周辺デバイス側では、CPUがリードやライトのアクセスをしておらず、アクセス待ちの状態のことをアイドル状態といいます。この状態のとき、CPUはアクセスをすることができます。
なお、通信デバイスが送受信を行っておらず、回線にデータがない状態のこともアイドル状態といいます。このとき、回線はマーク状態(ハイ・レベル)やアイドル・パターンの送出になっています。

(2006/01)

バイポーラ・トランジスタやMOS FETでスイッチング動作をさせる場合に、動作軌跡が電圧、電流、電力の制限領域内であることを確認するための定格です。安全動作領域には、順バイアスSOA(FBSOA)と逆バイアスSOA(RBSOA)があります。

オーバーランとは逆の状態で、必要なタイミングにデータが間に合わない状態をアンダーランと呼びます。
出力するためのデータをバッファに蓄えていて、あるタイミングになるとそこからデータを取り出して出力するような動作において、データを取り出していってバッファが空になり、次のデータが取り出せない場合をバッファ・アンダーランと呼びます。アンダーラン／バッファ・アンダーランは状態としては発生してはいけない、エラーの状態です。→オーバーラン

なお、単にバッファが空になっただけではバッファ・アンダーランとは言わず、バッファ・エンプティと呼び、これはエラー状態ではありません。
アンダーラン／バッファ・アンダーランはＣＤ−Ｒの書き込みのように決められたタイミングでデータが必要な場合に発生し問題となります。

信号の立ち下がりで、定常的なロウ・レベルを瞬時的に下回る現象です。スイッチング時間の短い、高速デバイスで発生しやすくなります。
アンダシュートやオーバシュートが絶対最大定格を越えると、ラッチアップや破壊を生じることがあります。通常は、ノイズ・クリッピング・ダイオードで吸収します。

信号間のずれを意味します。一周期を360°とし、相対的に何度ずれているかという表現をします。
これは、発電機のタービンが1回転して、一周期の正弦波が発生することに由来します。タービンの回転を横から見ると、磁石の先端が上下に往復し、これに伴って発生電圧も上下します。これを時間変化でタイミング・チャートにすると、正弦波となります。ここで、コイルの巻き方向が互い違いになっており、発生電圧の位相には120°ずつのずれがあります。

【ティー・ブレイク】 3相交流で発電をしているので、送電線は3本一組になっており、家庭の電灯線はこのうちの１相を使用しています。工場などの動力系では、3相を使用している場合があります。

周期的に同じ信号の変化をするというのは、このような回転系の概念から来るものですが、デジタル信号などにも位相の考え方が適用されています。たとえば、デューティ比50%のクロック波形を反転させると、位相差は180°になります。



なお、電圧変化の位相について紹介してきましたが、電圧と電流の間にも位相が発生します。インダクタンスで電流が電圧より、位相は90°遅れ(+)ます。またキャパシタンスでは、電流が電圧より、位相は90°進み(-)ます。



このため、合成抵抗であるインピーダンスによって、電圧と電流の位相が変化します。

(2007/06)

オペアンプを利用した負帰還増幅器では、＋入力と−入力が同電位となるように動作するため、両端子間が短絡しているようにみなされ、この状態をイマジナリ・ショート(またはバーチャル・ショート：仮想短絡)と呼びます。
なお、イマジナル・ショートと呼ばれることもあります。

マイコンが命令を実行するときのシーケンス全体のことで、次のような動作で構成されます。
各動作はクロック・サイクルを基に進められるので、インストラクション・サイクルは各動作を合計したクロック数で表現されることがあります。ただし現在のRISCマイコンは、プリフェッチ･キューに命令コードを先読みしておいたり、パイプラインで複数の命令を並行処理したりすることが多く、命令のフェッチとデコードが外部で見えないため、実行サイクルだけのクロック数を表記することが一般的となっています。
また、命令実行についても、データのライトを待たずに、次の命令を実行するようなマイコンもあります。

(2007/01)

「つながり」に対する、送り側と受け側の整合性のことです。たとえば、人がことばで伝える場合、相手が聞こえる声量で、聞いているときに話さないと伝わりません。ちなみに、「マン・マシン・インタフェース」というのは、人が認識できる表示や音声・操作性などを装置が提供することです。
半導体デバイス同士を接続する場合、双方のシグナリングについて、電圧や変化タイミングを整合させる必要があります。シグナリングについては、TTL(Transistor Transistor Logic)レベルやCMOSレベル(プルアップ／プルダウンのティー・ブレイク参照)のほかに、次のような小信号・差動による高速インタフェースの例があります。

インタフェース	電圧	ターミネーション	規格	スピード例	応用例
LVTTL/LVCMOS (Low Voltage TTL/ Low Voltage CMOS)	3.3V		JEDEC JESD8-B	350MHz
	2.5V		JEDEC JESD8-5	350MHz
	1.8V		JEDEC JESD8-7	250MHz
LVCMOS	1.5V		JEDEC JESD8-11	225MHz
HSTL Class I (High-Speed Transceiver Logic)	1.5V		JEDEC JESD8-6	150-225MHz	QDRSRAM
HSTL Class II	1.5V			150-250MHz	QDRSRAM
Differential HSTL	1.5V			150-225MHz	CLK interface
SSTL-3 Class I, II (Stub Series Terminated Logic)	3.3V		JEDEC JESD8-8	167MHz	SDRAM
SSTL-2 Class I, II	2.5V		JEDEC JESD8-9A	160-400MHz	DDR I SDRAM
Differential SSTL-2	2.5V			160-400MHz	DDR I SDRAM
GTL (Gunning Transceiver Logic)	2.5V 3.3V		JEDEC JESD8-3	200MHz	Backplane
GTL+	5V			133-200MHz	Backplane
LVDS (Low Voltage Differential Signaling)	3.3V		ANSI/TIA/ EIA-644	840Mbps	通信
LVPECL (Low Voltage Positive Emitter Coupled Logic)	3.3V 2.5V		ANSI/TIA/ EIA-612	840Mbps	SONET/SDH, Ethernet,1394
CTT (Center-Tap-Terminated)	2.5V 3.3V		JEDEC JESD8-4	200MHz	Backplane-bus
PCI (Peripheral Component Interconnect bus)	3.3V			66MHz	PC
PCI-X 1.0	3.3V			133MHz	PC
AGP 1x, 2x (Accelerated Graphics Port)	3.3V			66-133MH	画像処理

なお、装置間の接続では、識別やシーケンス、チェックなど通信手順(プロトコル)の整合も必要となります。
また、インタフェースにはシリアル（直列）とパラレル（並列）があります。シリアル・インタフェースは1ビットずつの転送で待ち行列が長くなりますが、パラレル・インタフェースでは同時に複数のビット・データを転送できます。たとえば133MHzで64ビット・パラレルのPCIでは、8.5Gbps(133M×64)もの帯域(Bandwidth)になります。ISDNでは64kbps以上でブロードバンド（広帯域）と呼んでいますが、パラレル・インタフェースでは、圧倒的に単位時間当たりの転送データ量が多くなります。ただし、複数本の信号線が必要ですし、それらの同期化も課題となります。

(2006/06)

直流に対する電気抵抗をR(Resistance：Ω)で表しますが、交流に対する電気抵抗はZ(Ω)で表し、これをインピーダンスと呼びます。
ある信号線について、進行方向にはRだけでなくインダクタンスL(H)も寄生し、またグランドや他の信号線に対してはキャパシタンスC(F)が、それぞれ寄生します。



虚数j（j²=−1）を縦軸とする複素数で表現すると、LのインピーダンスはjωL、Cのインピーダンスは−j(1/ωC)となります（ω＝２πf）。
このため、直流(f＝0Hz)に対しては、Lのインピーダンスは0、Cのインピーダンスは無限大となります。
また交流に対しては、周波数fが高くなるにつれて、Lのインピーダンスが大きく、Cのインピーダンスが小さくなります。
なお、LとCの合成インピーダンスj(ωL−1/ωC)をリアクタンスと呼びます。一般にインピーダンスと呼んでいるのは、実数部であるRと虚数部であるリアクタンスを合成したものです。



AB間の伝送線と対グランド間の寄生要因を簡略化して下図のように考えると、進行方向には(R＋jωL)、グランドに対しては(R＋j(ωL−1/ωC))のインピーダンス特性となります。



このため、直流については、AB間のインピーダンスが実数部のRだけで、グランドに対しては絶縁状態となります。
また、交流については周波数が高いほど、AB間の抵抗が大きくなり、さらにグランドに対するCの抵抗が小さくなって、信号が減衰しやすくなります。

電気信号の伝送路で、出力側のインピーダンスと、これを受ける入力側のインピーダンスを一致させることで、この操作をインピーダンス変換と呼びます。反射をなくして効率のよい伝送をするには、重要なことです。入出力双方の実数部Rを合わせ、伝送路を含めて虚数部ｊ（ωL−1/ωC）をゼロにすれば、もっとも効率の良い整合となります。
インピーダンス変換には、次のような手法があります。

(1)抵抗による
高周波回路でLCによる整合をさせる場合、フィルタ回路となるため、共振周波数付近でしか整合できなかったり、過度の利得で不安定になる可能性があります。このようなときには、抵抗による整合が行われます。
低周波回路では、反射が問題になることはなく、低インピーダンスからの出力を高インピーダンスの入力へ接続してもかまいません。逆に、高インピーダンスからの出力を低インピーダンスの入力へ接続すると、過電流による破損やひずみを生じる可能性があります。このようなときには、入力側に直列に抵抗を挿入して、整合が行われます。ただし、エネルギ消費の許容範囲を考慮する必要があります。

(2)コイルとコンデンサによる
LCを組み合わせて整合させるもので、LとCの接続形態で、L型、T型、型などがあります。

(3)トランジスタによる
トランジスタは接地形態によって、入力側と出力側のインピーダンスが異なるので、これを利用してインピーダンス変換ができます。オーディオ・アンプの最終段では、スピーカ（4-32Ωほどの低インピーダンス）を接続するために、コレクタ接地回路（エミッタフォロア回路）がよく採用されます。

接地形態	入力インピーダンス	出力インピーダンス
コレクタ接地	高	低
エミッタ接地	中	中
ベース接地	低	高

(4)トランスによる
トランス（変圧器）は、一般に交流電圧の変換に使用されますが、変成器としてインピーダンス変換にも使用できます。ただし、おもに真空管オーディオ・アンプ（出力インピーダンスが数kΩと高い）にスピーカを接続するために用いられ、最近は見かけなくなりました。

(2006/12)

Sn（すず）などのメッキ材が、ヒゲ状に成長する現象で、経時変化によってピン間ショートの原因となることがあります。最近では、端子部表面の鉛フリー外装処理の採用で、問題となる場合があります。当社では、鉛フリー品も含めて、ウィスカが発生しない条件で、製品の製造をおこなっています。

(2007/05)

CPUがメモリやI/Oデバイスをアクセスするときに、リード／ライトできる状態になるまで待ち合わせをすることです。CPUが高速で、メモリやI/Oデバイスが低速の場合に、ウエイト制御が必要になります。
つまり、CPUが一方的にリード／ライトしようとしても、メモリやI/Oデバイスのアクセス時間が経過するまではアクセスできないため、ウエイト・サイクルを挿入して、ストローブ信号のアクティブ期間を延長させます。

電車にたとえると、ドアの開いている期間が短すぎると、乗り降りができないのと同様です。電車の発車時刻だからといって一方的にドアを閉めると、乗り遅れる人が取り残されますが、乗客の乗り降りが終わるまでドアを開けておけば、取り残される人はいなくなりますね。ここで言う「ドアの開いている間」というのは、リード・ストローブ信号やライト・ストローブ信号がアクティブの期間に相当します。



リード・ストローブ信号がアクティブになると、メモリやI/Oデバイスからデータがデータ・バスに出力されますが、それを待たずにリード・ストローブ信号をインアクティブにすると、CPUはデータをリードできません。
また、ライト・ストローブ信号がアクティブになると、CPUがデータ・バスに出力しているデータがメモリやI/Oデバイスに入力されますが、それを待たずにライト・ストローブ信号をインアクティブにすると、メモリやI/Oデバイスにデータをライトできません。

実際のリード動作では、ストローブ信号がインアクティブになるタイミングに対して、事前にデータが確定している必要があり、これをセットアップ（設定）時間と呼びます。外部デバイスのアクセス時間と、CPUのセットアップ時間を合計した期間だけ、リード・ストローブ信号をアクティブにしておく必要があります。
また、ライト動作では、外部デバイスのセットアップ時間だけ、ライト・ストローブ信号をアクティブにしておく必要があります。

なお、余分なウエイト・サイクルを挿入すると、リード／ライト・サイクルが無意味に長くなって、システム速度の低下を招きますので、各外部デバイスのアクセス時間に合わせたウエイト制御の最適化が、効率的なシステム設計に必要です。

余談ですが、ストローブ信号がインアクティブになってから、短時間ですが、データを固定しておく必要があり、これをホールド（保持）時間と呼びます。ただし、ホールド時間はデバイスの特性で決まっており、ウエイト制御とは無関係です。



メモリやI/Oデバイスのアクセス・スピードに応じて、挿入するウエイト・サイクル数を制御します。このサイクルは、クロック・サイクルで決定されます。また、ウエイト制御には、WAIT信号によるハードウエア制御（WAITがアクティブの間、ウエイト・サイクルを挿入）と、レジスタ設定によるソフトウエア制御（設定クロック数だけ、ウエイト・サイクルを挿入）があります。



なお、ウエイトに似た機能にレディがあります。通常、ハードウエア制御で入力をチェックする場合、ウエイトでは負論理のWAIT(-)信号がアクティブ（ロウ・レベル）ならCPUがウエイト状態になり、レディでは正論理のREADY信号がインアクティブ（ロウ・レベル）ならCPUがウエイト状態になります。つまり、CPUの動作は同じですが、ウエイトはCPUが待機する考え方で、レディは外部I/Oデバイスが動作可能状態を通知する考え方です。
ウエイトは周辺に合わせてできるだけ早く動作させることに主眼を置き、レディはシステムを確実に動作させることに主眼を置いていると言えます。
CPUのWAIT(-)信号とREADY信号は同義の場合もありますが、もともとレディ制御は、周辺の準備ができたら動作を開始するという、ハンドシェークのような待ち合わせ手順です。

コレクタをオープンとして、エミッタ・ベース間のPN接合に逆方向電圧をかけた時の逆方向電流のことです。
電気的特性の略号表記はI_EBOです。

(2006/02)

エミッタは共通接地として、入力をベースに加え、コレクタに負荷抵抗を付けて、その両端から出力を取り出します。トランジスタは電流増幅素子なので、電圧増幅で動作させるときは、Vo=RL×Icとして出力電圧を得ます。
最も一般的に使われる回路で、入力インピーダンスも比較的高く、入出力の位相が反転します。
動作バイアス点と負荷抵抗の選び方が設計のポイントです。

関連項目
コレクタ接地回路(Collector Common Circuit/Emittor Follower Circuit)
ベース接地回路(Base Common Circuit)

16ビット幅以上のデータを1バイト(8ビット) ごとに区切って、メモリ・アクセスやデータ転送する場合に、アドレスと対比させる順序のことで、バイト・オーダとも呼びます。
アドレスの小さい方から、「上位バイト→下位バイト」の順に配置する場合をビッグ・エンディアン(Big Endian)、「下位バイト→上位バイト」の順に配置する場合をリトル・エンディアン(Little Endian)と呼びます。

たとえば0x12345678という32ビット・データでは、それぞれ次のような定義になります。

アドレス	0	1	2	3
ビッグ・エンディアン	0x12	0x34	0x56	0x78
リトル・エンディアン	0x78	0x56	0x34	0x12

インテルの86系CPUはリトル・エンディアンですが、モトローラの68系CPUはビッグ・エンディアンです。エンディアンの切り替えができるデバイスもあります。
Endianという名称は、ガリバー旅行記の中の、ゆで卵をどちらの端から割るかという議論に由来しています。この物語では、大きい方の端から割る人々をBig End-ian、小さい(とがった)方の端から割る人々をLittle End-ianと呼んでいました（-ianは「〜な人々」という接尾辞）。

MOS FETの分類のひとつで、ゲート電圧を印加しないと、ドレイン電流が流れない特性を持ちます。ドレイン電流が流れはじめるゲート電圧をスレッシュホールド（しきい値）電圧V_Tで規定します。
今日では、エンハンスメント形が一般的です。

計算の結果が桁溢れをおこすことをいいます。桁溢れが発生すると、キャリーフラグがセットされます。



それ以外に、バッファがいっぱいになった（溢れた）場合にも、「（バッファが）オーバーフローした」と言った使い方をします。
計算でのオーバーフローは桁が溢れただけなので、引き続いて桁上げし、キャリーフラグを利用して計算していけばよいのですが、バッファがオーバーフローした場合にはデータがなくなってしまいます。→バッファ・オーバーフロー、アンダーラン／バッファ・アンダーラン

データをやりとりする場合に、送り側が受け側の処理速度を超えて送ってきたときには受け側は正しいデータを受け取れなくなります。この状態をオーバーランと呼びます。
例えば、シリアル通信で利用されるUARTの場合には、1ビットずつシリアルに送られてきたデータはシフト・レジスタに取り込まれ、パラレル・データに変換され、必要なビットが揃うとバッファ・レジスタに転送されます。このとき、バッファ・レジスタからデータが読み出される前に次のデータがパラレル・データに変換され、バッファ・レジスタに転送されると、前のデータが上書きされてしまいます。



UARTではこのような状態になると、フラグをセットしてオーバーランを通知します。→オーバーフロー

信号の立ち上がりで、定常的なハイ・レベルを瞬時的に上回る現象です。スイッチング時間の短い、高速デバイスで発生しやすくなります。
オーバシュートやアンダシュートが絶対最大定格を越えると、ラッチアップや破壊を生じることがあります。通常は、ノイズ・クリッピング・ダイオードで吸収します。

ドイツのゲオルク・ジーモン・オームが発表した、電圧と電流の関係を表した法則です。電気工学で最も有名な法則のひとつで、エジソンの発明にもよく利用されました。
ある材料の両端の電圧をE（V）、その両端間の電気抵抗をR（Ω）、そこに流れる電流をI（A）とすると、オームの法則の関係式は次のとおりです。

E＝IR
I＝E/R
R＝E/I

これらの式から分かるように、電流が一定であれば、電圧は抵抗に比例します。これを利用すれば、直列抵抗の両端の電圧は、次のように算出できます。

E1＝E・R1/(R1＋R2)
E2＝E・R2/(R1＋R2)

これを分圧と呼びます。これより、全体の電圧は、次のように算出できます。

E＝E1＋E2＝I・R1＋I・R2＝I・（R1＋R2）

R＝E/Iなので、合成抵抗は次のとおりです。

R＝R1＋R2

なお、全体の電圧が各電圧降下の総和になるという定理を「キルヒホッフの第二法則」（電圧則：KVL)と呼びます。これは、後述の第一法則とともに、ロシアのグスターヴ・キルヒホッフが発見したものです。

また、電圧が一定であれば、電流は抵抗に反比例します。これを利用すれば、並列抵抗に流れる電流は、次のように算出できます。

I1＝E/R1
I2＝E/R2

これを分流と呼びます。これより、全体の電流は、次のように算出できます。

I＝I1＋I2＝E(R1＋R2)/R1R2

R＝E/Iなので、合成抵抗は次のとおりです。

R＝R1R2/(R1＋R2)

このことは、次の式からも検証できます。

I＝E/R＝E/R1＋E/R2　　これをEで除算する
1/R＝1/R1＋1/R2＝(R1＋R2)/R1R2
R＝R1R2/(R1＋R2)

なお、3つ以上の抵抗の並列接続では、合成抵抗の逆数が、次のようにすべての逆数の和になります。

1/R＝1/R1＋1/R2＋1/R3＋・・・

なお、分流があっても、流入電流の総和と流出電流の総和が等しいという定理を「キルヒホッフの第一法則」（電流則：KCL)と呼びます。

ここで、抵抗分割による分圧で、負荷に電圧を供給することを考えて見ましょう。
負荷がなければ、先に述べたとおり、E1＝E・R1/(R1＋R2)となります。
でも、負荷を接続すると、負荷電流も流れるため、R1と負荷抵抗RLが並列接続でR0＝R1RL/(R1＋RL)となります。
つまり、R2とR0の直列接続となり、このように電源と抵抗の直列接続で、回路を等価変換することを「鳳（ほう）テブナンの定理」と呼びます。



並列接続のため、負荷に供給される電圧は、次のようになります。

E1＝E・（R1RL/(R1＋RL)）/( R1RL/(R1＋RL)＋R2)＝E・R1RL/（R1RL＋R2（R1＋RL)）＝E・R1/（R1＋R2（R1/RL＋1)）

ここで、RLがほとんど電流の流れない高抵抗であれば、R1/RL≒0となり、R1とR2の分圧でE1が得られます。
でも、RLの抵抗が小さいほど、E1が低下することになります。

「オームの法則」は簡単な関係式ですが、当然、半導体デバイスにも、この法則が適用されます。デバイスの内部抵抗は、電流と電圧の規格から算出できます。また、外部にプルアップ抵抗を接続する場合には、出力のドライブ能力（電流と電圧の規格）から、抵抗の最小値が算出できます。
ただし、半導体の抵抗は一定ではなく、印加電圧によって変化します。このことは、PN接合で構成されるダイオードのV-I特性からお分かりいただけると思います（抵抗が一定なら直線グラフになる）。

【ティー・ブレイク１】 直列抵抗の合成は和、並列抵抗の合成の逆数は各逆数の和となることを紹介しましたが、コンデンサの容量については、逆の関係になります。つまり、次のとおりです。 直列容量： 1/C＝1/C1＋1/C2＋1/C3＋･･･ 並列接続： C＝C1＋C2＋C3＋･･･ これは、コンデンサに蓄えられる電荷QがQ＝CVで表されるため、V＝(1/C)・Qとなり、E＝IRと対比して、Rが1/Cに置き換えられるためです。これは、抵抗とコンデンサそれぞれの構造的な特性によるものです。 【ティー・ブレイク２】 電気抵抗の逆数で、電気の伝わりやすさの表現があり、実部と虚部、合成部分について、それぞれ次のように定義されています。 　 単位 実部 虚部 合成部 抵抗 オーム(Ω) レジスタンス：R リアクタンス：X インピーダンス：Z 伝わりやすさ(1/抵抗) ジーメンス(S) コンダクタンス：G サセプタンス：B アドミタンス：Y MOS FETでは、アドミタンスで伝達特性を表します。 なお、時間の秒を表す単位は"s"（小文字）または"sec"です。ジーメンスは大文字の"S"で表しますので、混同しないよう、ご注意ください。

(2006/10)

音声や音楽のアナログ信号をディジタル化し、符号(Code)化して情報を小さくすることをエンコード(Encode)と呼びます。逆に符号化されたデータから元のアナログ信号に戻す復号化をデコード(Decode)と呼びます。また、音声や音楽に対するエンコードとデコードを合わせて、音声／音楽コーデックといいます。
符号化し、ディジタル・データのデータ量を圧縮することによって、音質をあまり落とさず、通信（有線／無線）で転送するデータ量や記憶媒体（ＨＤＤ／フラッシュ・メモリなど）に必要なデータを削減することができます。
そのために、人間の聴力の特性を利用します。例えば、

• 人間の可聴周波数は２０Ｈｚ〜２０ｋＨｚです。また、人間の声のほとんどの周波数成分はさらに狭く、３〜４ｋHz以下です。つまり、電話では最低話者の識別と内容が理解できれば良く、周波数が４ｋＨｚ以下の音でも十分です。そこで、その周波数以上の音のデータを削除できます。
• 人間は、音程／音量には敏感ですが、音の位相には比較的敏感でないので、位相成分のデータを削減できます。
• 大きい音があると小さい音が聞き取りにくくなる（マスキング効果）ので、大きな音と時間的に／周波数的に近接した小さい音のデータを削減できます。
• 中音域と比較して、低音域や高音域の感度が低いので、低音域や高音域の音のデータを削減できます。

なお、これらの方法はデータを削減するので、復号化時に正確に元の波形には復元できません（可逆性がない）が、人間が聞く上では音質の劣化はほとんど目立ちません。
ところで、符号化した機器と異なる機器（通信装置、パソコン、携帯型機器）でも復号化が可能なように、これらの方法を組み合わせた音声／音楽の符号化方式と復号化方式は、一般的に規格化されており、ＩＰ電話などでよく使用されているＡＤＰＣＭ方式、ＭＤで使用されていたＡＴＲＡＣ方式、ＤＡＰ（ディジタル・オーディオ・プレーヤ）でよく使用されているＭＰ３方式、ＡＡＣ方式などがあります。

(2006/09)

複数チャネルを持ったあるデバイスの各チャネルに、同種のデバイスを直列（出力を次段の入力）に接続する接続形態です。チャネル数をネズミ算式に拡張できます。
以前は、割り込みコントローラでの割り込み要求の拡張で使用されていました。
現在では、EthernetやUSB、IEEE1394などで、ストリーム・ポートの増設に使用されます。



また、トランジスタを使用した増幅回路では、エミッタ接地とベース接地の組み合わせをカスケード接続と呼びます。

映像／画像のアナログ信号をディジタル化し、符号(Code)化して情報を小さくすることをエンコード(Encode)と呼びます。逆に符号化されたデータから元のアナログ信号に戻す復号化をデコード(Decode)と呼びます。また、映像／画像に対するエンコードとデコードを合わせて、画像コーデックといいます。
符号化し、ディジタル・データのデータ量を圧縮することによって、画質をあまり落とさず、通信（有線／無線）で転送するデータ量や記憶媒体（ＨＤＤ／フラッシュ・メモリなど）に必要なデータを削減することができます。
そのためには、人間の特性を利用します。例えば、

• 人間は、輝度に比べて、色に対して鈍感ですので、色の情報量を減らせます。
• 映像内に止まっている物と動いている物がある時、人間は止まっている物には鈍感ですので、一部のフレームでは動いている物の差分だけを符号化します。また、動いている物は一定方向に動くことが多く、動きが予想できるので、その予想値だけを符号化することによって、情報量を削除します。

なお、これらの方法はデータを削減するので、復号化時に正確に元の画像には復元できません（可逆性がない）が、人間が見る上では画質の劣化はほとんど目立ちません。
ところで、符号化した機器と異なる機器（通信装置、パソコン、携帯型機器）でも復号化が可能なように、これらの方法を組み合わせた映像／画像の符号化方式と復号化方式は、一般的に規格化されております。例えば、デジタル・スチル・カメラなどでよく使用されている静止画の符号化方式にはＪＰＥＧ方式、デジタルＴＶやＤＶＤなどで使用されている動画の符号化方式にはＭＰＥＧ２方式（弊社製品ＥＭＭＡ２に搭載）などがあります。また、最近では次世代ＤＶＤ用に高圧縮率のＨ．２６４方式（弊社製品ＥＭＭＡ３に搭載）などがあります。

(2007/11)

一般に、外部から制御系に変化を与えて、その結果が定常状態に達するまでの経過を過渡応答といいます。電気回路では、入力の変化に対して、出力の変化が定常状態になるまでの時間のことです。
たとえば、バイポーラ・トランジスタのスイッチング時間や、ダイオードの逆回復時間は、過渡応答の例です。

トランジスタのスイッチング時間は、「ターンオン時間t_on」と「ターンオフ時間t_off」で規定され、それぞれ入力と出力の電圧/電流が最大振幅の10%、90%の点で測定します。
また、これらを決定するパラメータは、次のとおりです。

遅延時間td	：	パルス入力が10%になってから、出力電流が10%に増加（電圧が90%に降下）するまでの遅延
上昇時間tr	：	出力電流が10%から90%へ増加（電圧が90%から10%に降下）するまでの時間
蓄積時間tstg	：	パルス入力が90%になってから、出力電流が90%に減少（電圧が10%に上昇）するまでの時間
下降時間tf	：	出力電流が90%から10%へ減少（電圧が10%から90%へ上昇）するまでの時間

これらのパラメータは、電流で定義されていますが、入出力波形は慣例的に電圧で表現されるため、出力の概念が反転します（電流が増加すると、電圧が低下）。



これらによって、スイッチング時間は次の定義となります（t_r 、t_f が電流定義であることに注意）。
ターンオン時間t_on＝t_d＋t_r
ターンオフ時間t_off＝t_stg＋t_f



ダイオードの逆回復時間は、入力電圧が順バイアスV_Fから逆バイアスV_Rに反転してから、逆電流の最大振幅の10%まで回復するまでの時間t_rrで規定されます。

CMOSデバイスに、ハイとロウの中間の電圧を入力すると発生します。

CMOSは PMOSと NMOSの組み合わせですが、ともにある電圧で完全にOFFとなるのではなく、 中間電位では両方が ON状態となります。
このため、電源からグランドへ電流が突き抜けてショート状態となり、この電流を貫通電流と呼びます。

立ち上がりや立ち下がりの遅い入力では、中間電位の入力時間が長いため、 貫通電流が発生して内部電源が弱くなり、誤動作につながる恐れがあります。

また、未使用のCMOS入力がオープンになっている場合も、入力がアンテナとなってノイズを拾い、 貫通電流が流れる要因となります。
貫通電流はショート状態で発生しますから、劣化を促進させます。

CPUが、メモリだけでなく、磁気ディスクやCD-ROMなどの外部記憶装置も含めた広大なデータ領域を頻繁にアクセスすると、長い時間を要して非効率的です。そこで、キャッシュ・メモリという高速アクセスできる内部メモリを用意して、アクセス頻度の高いデータを外部から読み込んで、ここに展開しておきます。通常は、ユーザ・プログラムがキャッシュ・メモリの存在を意識する必要はありません。CPUはまずキャッシュ・メモリをアクセスして、目的のデータがあれば（キャッシュ・ヒット）そのアクセスを行い、目的のデータがなければ（キャッシュ・ミス・ヒット）外部から該当データのあるブロックを読み込んでリプレースし、そのデータをアクセスします。



また、キャッシュ領域でも、さらにアクセス頻度の高いブロックを一次キャッシュとして独立させ、二次キャッシュとの2段構成で、より効率化を図ったマイコンもあります。
キャッシュ・システムではリプレースが発生するので、シングルチップ・マイコンのような、ある程度の容量の内部メモリを高速アクセスすることが基本的な目的のデバイスでは、かえって処理効率が低下するので採用されません。

(2007/02)

振動する物体間でエネルギの授受をするとき、ある振動数で、授けるエネルギと受けるエネルギが等しくなって、エネルギ保存の法則で外部からエネルギが与えられなくても振動を持続するようになり、この現象が共振です。このとき、外部からエネルギが与えられると、振動が大きくなります。また、そのときの振動数を固有振動数（Eigenfrequency）と呼びます（Eigenはドイツ語でownの意味）。
振り子やブランコは、運動エネルギと、振れたときに高くなる位置エネルギの間で、エネルギの授受が生じます。固有振動数に合わせてブランコをこぐと、ゆれを持続したり大きくしたりできます。このとき、振幅が大きくなると、ブランコは高い位置まで上がりますが、速度も速くなり、乗っている人の体重にかかわらず、振動数は一定です。この固有振動数は、支点からの距離で決まります。
電気回路では、水晶振動子やセラミック発振子の圧電効果を利用した発振回路や、コイルとコンデンサを用いたLC共振回路が代表的な例です。LC共振回路では、コンデンサ内部に電界として蓄えられたエネルギと、コイル内部に磁界として蓄えられたエネルギが、固有周波数で等しくなって、相互にエネルギ授受ができるので、外部からエネルギ供給がほとんどなくても、電気エネルギの授受（振動）が持続するようになります。このとき、外部から見たエネルギ消費は、配線抵抗R（≒0）での発熱と電磁波の放射だけです。この状態で、外部からLC共振回路に固有振動数（周波数）の電気振動を与えると、大きな振動（発振）をするようになります。この原理は、テレビやラジオの同調回路（設定周波数に共振する電波を拾う選局）などに利用されています。
コイルとコンデンサを直列に接続（直列共振回路）すると、固有振動数で互いの電位が相殺されて、外部からはインピーダンスが0に見えます。�