ノイズ対策

ノイズ関連で、EMIやEMSというのはどういうことですか。

EMI（Electro Magnet Interference）は、電子機器から漏れる電磁気（電波）雑音の放射や伝搬を規制して、他の機器への妨害を排除する電磁妨害放射規制です。欧米では法的にEMIを規制・規格化しており、欧州はひじょうに厳しくなっています。日本では業界の自主規制となっています。
EMS（Electro Magnetic Susceptibility）は、他の電子機器から漏れる電磁気雑音を受けても、電子機器が問題なく動作する電磁妨害耐量です。
EMIとEMSを併せたものが、EMC（Electro Magnet Compatibility）と呼ばれる電磁適合性です。

(2006/08)

ノイズ発生には、どのような要因がありますか。

単位時間当たりの電圧／電流の変化(量や向き)が大きいときに、ノイズが発生しやすくなります。このため、大電力や高周波の回路は、ノイズ源となることがあります。
ノイズの伝達経路は、電源／グランドや信号線といった配線の場合と、電磁波となって空中に放射される場合(クロストークなど)があります。
ノイズ発生の要因として、セットの構造や回路の電気特性(電流や動作速度、インダクタンス)などがあります。ブラシ・モータ、切片式のリレーやスイッチは、スパークによるサージ・ノイズ(雷と同様)や電源／グランド・ノイズの発生源となることがあります。また、基板上の配線が直角や鋭角の場合は、ノイズが空中放射されやすくなります。

(2007/12)

半導体デバイスのEMS設計について考え方の基礎は？

ノイズは、経路によって種類があり、その対策が異なります。一般的には、以下のことが考えられます。
これらを組み合わせて（コストや実現性を考慮して）、必要な対策を行ってください。

(1) 電源やグランドなどの共通配線から入るノイズについては、レギュレータを挿入して外部ノイズの影響を抑えるとともに、基板の入り口の近くを含めて、適所に周波数特性の良いセラミック・コンデンサをバイパス・コンデンサとして設置します。なお、積層セラミック・コンデンサで容量の大きいものは、誘電体の影響で周波数特性が悪いことがあるので、注意が必要です。基本は、基板の入り口で阻止することです。

(2) 入出力の信号に乗るノイズについては、フェライト・ビーズなどのノイズ対策部品を用いたり、ノイズ・フィルタを挿入することが考えられます。コンデンサでの対策は、コンデンサの電荷の影響で電源電圧以上の電圧になることが考えられるので、これだけでは問題があります。入出力の信号の場合にも、基板の入口から中に入れないように対策すべきです。そのためには、長く伸ばす信号線にはシールド線を用いたり、ツイスト・ペアで差動信号のやり取りをすることが効果的です。
ノイズ・フィルタを設置する場合は、ノイズをGNDに逃がすことになるので、GNDが十分に強化されている部分に配置してください。

(3) 最後に、直接配線に誘導するノイズについては、多層基板で信号のインピーダンスが下がるようにすることになります。それでも不足なら、基板そのものをシールド・ケースに入れることも考えられます。
そこまでは必要がない場合は、シールド板を立てて、基板をそこに近接して配置することも考えられます。

(4) ノイズ対策では、回路上に現れる部品も重要ですが、部品の配置や配線の引き回しも重要ですので、こちらにもご注意ください。

(5) マイコンの場合、さらに誤動作対策として、可能なところではリフレッシュ動作（定期的に、ポートなどに同じ値を設定して、書き換わっても修正できるようにする）を考慮してください。

(2006/08)

電源・グランドが層配置されている4層や6層の基板は、ノイズに強いと考えていいですか。

電源の供給能力が高く、主要デバイスに対するバイパス・コンデンサの配置が適切であれば、そのように考えられます。電源・グランドが配線状になっていないベタ基板では、電流が必要なルートだけをたどるのではないため、これらが不適切であれば、あるデバイスに流れる電流密度が高くなった場合、付近のデバイスで電圧降下を生じ、電流を十分に流せないデバイスを生じさせるおそれがあります。
なお、電源電流の変化が大きいデバイスでは、インダクタンス分による電圧変動（電流変化を抑えようとする）を生じますので、バイパス・コンデンサの設置がより重要になります。これは、電源・グランドが配線状の基板でも同様です。

(2007/06)

信号ノイズの対策で、グランドとの間にコンデンサを設置したいのですが、容量の制限はありますか。

一般に、MOSデバイスで問題となります。
出力デバイスが許容するのは、配線容量や入力側の容量も含めて、負荷容量で規定する値です。これを越える場合、突入電流への対策回路が必要となります。
また、付加する容量が大きくなると、信号変化が緩慢になるため、入力デバイスでは、タイミングを満足することと、貫通電流の影響が問題ないことを確認する必要があります（タイミング問題はアナログ・デバイスも同様）。

(2007/06)

半導体デバイスの端子について、サージや静電気による破壊の対策として、抵抗を直列に接続することは有効ですか。

いいえ、ダンピング抵抗は電流制限になるだけですから、過電圧印加は免れません。電圧を降下させるには、さらに抵抗と端子の間に接地コンデンサを接続する必要があります。ただし、サージや静電気を吸収できる大容量のコンデンサを接続すると、波形がなまること考慮する必要があります。また、MOSデバイスでは、電源遮断時の突入電流を回避するために、ダイオードを電源側に接続する必要があります。
このような回路と比較すれば、ツェナー・ダイオードをサージ・アブソーバとして、信号線とグランドの間に設置するほうが簡素です。

関連ページ：サージ・アブソーバ・デバイス（NSADシリーズ）

(2007/06)

リレーの動作時、デバイスへ入力しているクロックにノイズが発生します。
正常動作しているようですが、問題はありますか。また問題発生時は、どのような動作をしますか。

リレーは特に電磁波（サージ・ノイズ）の発生源となるので、電磁遮蔽などの対策が必要と考えられます。
入力クロックの乱れによる動作は特定できません（クロック波形は、レベル幅と遷移時間が規定されているので、規格を満たさない）。
また、絶対最大定格を越えるノイズ成分については、デバイスの劣化を促進させて信頼性に影響を与える可能性があります。
なお、ノイズはクロックだけでなく他の信号にも影響しますので、リレー回路そのものの根本的な対策が必要です。

(2007/12)