CCDの使い方

uPD3719のデータ・シートには第一有効画素の位置が示されています。
第一有効画素から 10600画素の位置は中心線から計算した72.8mmになるのでしょうか？
それとも第一画素から計算する値(7μ * 10600 = 74.2mm)になるのでしょうか？

後者(74.2mm)です。
各セルの位置は、第一有効画素を基準として、画素(セル)のピッチと画素(セル)の数をかけ算して求めます。
すなわち、第一有効画素の位置からの相対位置となります。

総合分光感度特性で800nm以上が表記されていませんが、800nm以上の波長帯での感度特性はあるでしょうか？

たまたま手元にありました製品でデータを取ってみました。
このデータはあくまでも参考用です。保証するものではありません。

均一な光をCCDに入射したときに、偶数(EVEN)または奇数(ODD)画素の出力が3画素くらい連続して低くなることがあります。
連続した不均一な画素は最大何画素くらい続くものか規定はあるのでしょうか？

連続した不均一な画素の規定はありません。
データ・シート記載のとおり出力電圧の不均一性(PRNU)の規定は、 全有効画素内において不均一な画素の最大、 もしくは最小レベルを平均出力レベルのパーセントで規定しています。

デバイス自体で PRNUを悪化させる要因としては、オンチップ・フィルタの塗布むら等ですが、 これらはPRNUの規格で選別しており、不均一のレベルがスペック以上ものは出荷しないようにしています。 (だたし、上記のとおり連続画素の規定はありませんので、 不均一画素の出力レベルが規格内であれば連続する可能性がないわけではありません。)

デバイスの外的要因としては、ガラス・キャップにキズがついたり、 また、ガラス・キャップ上にゴミなどが付着した場合が考えらます。
キズやゴミのサイズによって連続して出力が不均一になる可能性があります。

現物には保護シールと思われるカバーがセンサー部分に貼り付けられていますが、 これは保護シールとの認識で間違いないでしょうか？
使用時は取り外して使用との認識で良いでしょうか？
また、このカバーはこの部品に必ず付いているとの認識で良いでしょうか？

CCDのプラスチック・パッケージ品には保護シールがついています。
保護シールはプラスチックを保護するもので使用時は外してご使用ください。

最新のCCD(プラスチック・パッケージ品)はすべて保護シールの対応をしております。
uPD3734ACYは古くからの製品であり、保護シールを対応していない発注もできるようになっています。
プラスチック・キャップは傷つき易いことより、保護シール付きの製品でご購入頂くことを推奨します。

スポット状の高輝度画像が入力されると、周辺画素までが飽和してしまうブルーミングと言われる現象が発生します。
飽和露光量の範囲を超えた場合どの程度でブルーミングは発生するのでしょうか？
飽和露光量の最大値の規定は有りますか？

飽和露光量を超えたときに、どのレベルでブルーミングが発生するかは分かりかねます。
出力電圧が飽和しないレベル以下(飽和出力電圧MIN以下)でのご使用をお願い致します。
飽和露光量の最大値は規定しておりません。

露光時間の短縮等感度を落とさないでブルーミングを低減することは可能でしょうか？

ブルーミングを起こさないためには、光源の光量を落とす、もしくは蓄積時間を短くすることより、 CCDが飽和しない範囲(飽和出力電圧MIN以下)でご使用頂くほかないと考えます。

画素ゆらぎの特性の定義と最大値

「画素ゆらぎ」はランダム・ノイズの最大偏差を表したもので、5倍のランダム・ノイズ(標準偏差)で定義しています。 式で表しますと
　　画素揺らぎ(BN) ≒ 5×ランダム・ノイズ(σ)
となります。
ランダム・ノイズに関しましてはデータ・シート12ページをご参照ください。

測定条件(計算以外)は、「ランダム・ノイズ」と「画素ゆらぎ」では同じです。
画素ゆらぎの規格は参考値として示しており、TYP値のみ記載させていただいております。
MAX値の規定はありません。バラツキの実力値は、約9〜11mVP-P です。

CCDの電源をいれたままシフト・レジスタ・クロック等のパルスを止めても問題はありませんか？
また、パルスを復帰させたあとの動作はどうなりますか？

入力パルスを止めてもデバイスの破壊やラッチアップ等は起きません。
しかし、パルスを加えていない状態では CCDでは電荷が溢れている状態となります。

よってパルスの復帰後は、十数〜数十走査の駆動パルスを与えてからでないと、正常な出力が得られません。
有効な出力が得られるまでの走査回数に関しましては、パルス入力が止まってから、 復帰するまでに製品が置かれていた状態(光入力有無，時間)によるため、規定はできません。
十分なご評価の上、マージンを持った設計をお願い致します。

φTG信号がハイ・レベルの期間は、必ずφRB,φSHB信号を与える必要があるのでしょうか？
与える必要がある場合は、そのタイミングをお教えください。

回路動作を正常に動作させる上でφTG信号がハイ・レベル期間もφRB,φSHBは与えることが必要です。
φRB及びφSHBは基本的にφTG信号ハイ・レベル期間も連続した波形としてください。(データ・シート記載の通り常に同じ信号が連続したもの)
タイミングに関してはφTG信号ハイ・レベル期間もデータ・シート記載のタイミングを守るようお願いいたします。(φ1とφ２とのタイミング(φ1,φ2停止前後)も守るようにご留意ください。)

φTG信号がハイ・レベルの期間にφRB,φSHB信号に3個以上のパルスを与えると正常に動作しないのでしょうか？

データ・レートの範囲内の周波数なら何発でも問題ありません。

出力の画素番号の基準は何で決まりますか？

データ・シート7ページのタイミング・チャート記載のように、有効フォトセル2660画素の最初が画素番号の基準になります。
物理的な第一画素の位置はデータ・シート15ページの外形図に記載しています。

温度 - 受光出力 の特性データはありますか？

たまたま手元にあったuPD3739Dの 2個でデータを取ってみました。
以下に示しますので【参考】になさってください。

　データ・レート = 2MHz(1MHz/ch)
　VOD = 12V
　入力クロック = 5V P-P
　※昼光色蛍光灯感度
　※変化率は、25℃時の値を100％とした値を示す。

データ・シートの感度特性のグラフには波長が 350nmまでしか出ていませんが、 これ以下の波長での感度特性はどのようになるのでしょうか？

分光感度特性は光の波長によって得られる信号出力の特性を示すもので、 波長が長くなる程 CCD素子基板の深いところで吸収され、 短くなる程ごく浅い表面付近で光が吸収されてしまうために、 不可視光領域の長波長、短波長の光は十分に電荷に変換できず、 一般的な構造のCCDにおいては、感度を持たなくなります。

一般的な特性としては下図のように長波長側はなだらかに立ち下がるのに対して、 短波長側は急峻に立ち下ります。

ランダム・ノイズは、光入射時は遮断時に対して増加しますか？

はい、光入射時のランダム・ノイズは、遮断時に対し増加します。
これは、ランダム・ノイズは次の(A)と(B)に起因することによります。
　(A)アンプ・ノイズ成分(アンプを構成するＭＯＳトランジスタのノイズ)
　(B)信号電荷の揺れ成分(光電変換される電子数のバラツキ)

暗時は(A)、光入力時は(A)＋(B)となり、暗時に対し増加します。
アンプ・ノイズ(A)は信号量に依らず一定です。
信号電荷の揺れ成分(B)は信号電荷量(つまり信号量)のルートに比例します。
実測データを参考値としてご報告します。(定義はカタログ参照願います。)

　****測定データ　(参考値)****

信号量(V)	0	0.3	0.5	1.0
ランダム・ノイズ(mV)	0.7	3.3	4.1	5.0

暗時は(A)の成分のみですが、明時は(B)の成分が支配的になります。
(A),(B)の値は測定系のノイズによっても変わってきます。
また、(B)の成分には当然、光源の揺らぎ成分が加わります。
上記は当社の測定系、光源での値です。あくまでも参考値としてご理解ください。

なお、蓄積時間についてですが、これは信号量と関係があります。
よって蓄積時間に関係します。蓄積時間が 2倍になれば信号量が2倍になりますので、 (B)の成分はルート2倍になります。

シフト・レジスタ・クロックφ11, φ21等のクロスポイントがずれるとどのような影響がありますか？
また、微調整方法は抵抗のみで行うのでしょうか？

低い電位のポイントでクロスさせた場合、CCDの転送効率(TTE)の悪化や転送したキャリアの逆戻りなどの原因となります。また、Vout1(奇数)の出力とVout2(偶数)の出力電位差の原因ともなります。

�@TTE不良の原因：
クロックのハイ・レベル幅が短くなり、転送が間に合わなくなり、実効的に周波数が制限を超える場合があります。この場合、TTE(転送効率）不良を引き起こす可能性があります。十分低い周波数であれば問題ないと考えます。

�A逆戻りの原因：
CCDレジスタは疑似三相を実現するためバリアとストレージの2枚のゲートで各ビットを構成しています。このバリアとストレージの電位差はロー・レベルの方が小さくなりますので、飽和出力に近い信号量が有った場合、電荷が逆方向にこぼれる可能性があります。もちろん、先送りの可能性も同じく有ります。

�B先送りの原因：
CCDシフト・レジスタの場合、最終段にOG(アウトプット・ゲート)というゲートが有ります。ラスト・ゲートとその前のゲート（例えばΦ２とΦ１L）のクロスポイントがロー・クロスになるとΦ２下に溜まっている電荷の一部がΦ１LをスルーしてOGを通って、出力段のFloating Capacitorに入る先送り現象が生じます。（本来はΦ１Lに溜まるべき電荷）

なお、微調整方法としましては、抵抗(直列)のみで行うことを推奨しております。

(2007/03)

CCDの出力 Vout1(奇数) と Vout2(偶数) のGNDからの電位に100mV位の差があるのですが？

CCDの出力Vout1とVout2の電位差が100mVというのがオフセット・レベルということなら、あり得ます。
しかし信号レベルの話ならレジスタ・インバランスという規格があり100mVの差というのは規格に対して大きすぎます。(規格：Vout=500mVでMax4%)
レジスタ・インバランスは本製品データ・シートの p.14に定義を記載しておりますが、 一様な光を当てたときの偶数，奇数画素出力の平均値の差と全有効画素の平均出力電圧との比で定義しています。
レジスタ・インバランスに関して、実績上不良というのは考え難いのですが、 シフト・レジスタ・クロックのクロスポイントの状態により悪化する可能性があります。

リセット・ゲート・クロックφR1信号は何に使用しているのでしょうか？

φR1(リセット・パルス)は、CCDの動作上不可欠なパルスで、 その名のごとく各画素ごとに光により変わる信号レベルをリセットするためのパルスです。
よって、このパルスが細くなると、リセット不良となり、 信号レベル，リニアリティの悪化や解像度(MTF)の劣化などが生じる恐れがあります。

φR1のパルス幅が12.5nSしかないので、立ち上がりエッジを前に動かしてもよいでしょうか？

φR1の立ち上がりを前にすると、 リセット期間が信号出力期間にかかってしまい信号出力がとれなくなる可能性があるため、 立ち下りエッジ側を規格の 15nS以上になるよう広げてください。

φRレベル適正化回路とはどのようなものですか？

φRレベル適正化回路とはリセット・ゲート・クロック入力(φR) をCCDの内部でリセットをかける適正レベルにシフトする回路です。

出力は奇数と偶数の2つありますが、どちらか1出力しか使用しない場合、 もう一方の出力側のシフト・レジスタにはクロック等を入力しなくても構わないでしょうか？

uPD3739は１列のフォトセルを２つのCCDアナログ・シフト・レジスタに分けて出力する構成です。
未使用な出力側のクロックを入力しない場合、使用しないフォトセルには常に電荷が溜まることとなります。
そしてついには電荷がフォトセルから溢れ、隣接画素に流れ込むなど悪影響が考えられます。
よって、片側の出力のみ使用する場合でも、すべてデータ・シート記載のとおり信号を入力してください。

その場合出力が未使用だと、出力に電荷が溢れることにならないでしょうか？

出力部は下図のようにφ1,φ2のクロックで転送されてきた電荷を電圧に変換して出力しています。
電圧に変換後電荷はリセットゲートのクロックによりリセットされるので電荷が蓄積されることはありません。
従いまして、出力はオープンで構いません。

リフレッシュのレートを上げるため1500素子程度で使用したいが可能ですか？
未使用エリアは遮光が条件ですか？

具体的なタイミングが不明であるため、明確にいえませんが、 5000画素の転送を終える前にφTGを入力し1ラインの時間を短くすることは推奨できません。
このような使用の場合、使用していない画素の出力と使用する1500画素出力が混ざってしまうことになるからです。

データ・シート p.17の備考2に記述されております とは、別ICで駆動しなさいという意味でしょうか？
同一ICの別ゲートでもよいでしょうか？

別ICで駆動してくださいという意味です。

シフト・レジスタ・クロック1,2(φ11, φ12, φ21, φ22)の端子は入力端子容量が大きく、 そのためドライブ電流が多くなるため、 これらの端子のドライバと最終段シフト・レジスタ・クロック(φ1L2, φ2L1) のドライバとを同一パッケージにすると、 CCD出力の安定期間を決める最終段シフト・レジスタ・クロックがシフト・レジスタ・クロックの影響を受けるため好ましくありません。

よって別のICでドライブすることを推奨しております。
なお、応用回路例ではインバータを点線で囲っていますが、便宜上インバータの電源・GNDの接続を示すためとお考えください。

全てのシフト・レジスタ・クロック1,2(φ11, φ12, φ21, φ22)を同一パッケージのドライバで駆動して問題ないでしょうか？

規格を満たしていれば CCDとしては特に問題はございません。

懸念事項としまして、これはお客さまの基板パターンによりますが、 シフト・レジスタ・クロック端子は CCDパッケージ両サイドに分かれているため、 すべてのシフト・レジスタ・クロック1,2 を１つのパッケージのドライバで駆動した場合、 インバータ出力のパターン引き回しで、特に高周波において、 クロスポイントの規格を満たすことが厳しくなる可能性があります。

シフト・レジスタ・クロック1,2(φ11, φ12, φ21, φ22)と φTG, φR1, φR2も別パッケージとすべきでしょうか？

上記A1以外、特に推奨ございません。
シフト・レジスタ・クロック1,2と同一パッケージにするか否かは、 基本的にシフト・レジスタ・クロックからのノイズの影響度合いによります。
よって、お客さまの設計されたパターン等環境にもよりますので一概にはいえません。

データ・シート p.8のタイミング・チャート2等において、50%, 90%, 10%とは 2.5V, 4.5V, 0.5Vという意味でしょうか？
もしくは、実際の駆動波形の Hレベルと Lレベル間の電位差に対する%でしょうか？

後者の方、つまり実際の駆動波形(推奨動作範囲における)の Hレベルと Lレベル間の電位差に対する%になります。

データ・シート p.9 に記載されております t1等の時間ですが、 MIN, TYPのみの記載で MAX値が記載無いものは、TYP値オーバで使用しても問題ないでしょうか？

基本的に動作上は問題ありません。

ただし、注意点として最終段シフト・レジスタ波形の立ち下りが遅くなると、 タイミング・チャート2 (p.8)に示すように CCD出力の安定期間が短くなりますので、 極力最終段シフト・レジスタ・クロックの波形は、なまらないよう入力していただければと思います。

蓄積時間はタイミングの図でどの部分ですか？

φTGの繰り返し周期が蓄積時間になります。
厳密にはφTGの立ち下がりから次の立ち下がりまでになります。

蓄積された電荷が放電するタイミングはいつですか？

φTGのハイ・レベルの期間がそのタイミングになります。

蓄積時間が100msでも問題はないでしょうか？

蓄積時間だけでの規格はないですが、飽和出力電圧の規格があり、これは露光量、つまり蓄積時間×照度に依存します。飽和出力電圧を超えますと感度の直線性が失われます。また、暗時出力不均一性(DSNU値)は蓄積時間に比例して大きくなります。
電気的特性の暗時出力不均一性(DSNU値)の規格値は蓄積時間10msでの値になります。
ところで、評価や設計の際には、広いダイナミックレンジを得るために、この飽和出力電圧ぎりぎりに最大の露光量になるように、照度（と蓄積時間）を調整することを推奨します。

(2006/09)

データ・シートに平面的なフォトセル構成図が記載されていますが、 立体的な構造はどのようになっているのでしょうか？

下図に示します。

リセット・フィードスルー・レベル・クランプ・クロック(φCP)とはどのようなものですか？
また、画像クランプ時とライン・クランプ時のときの信号出力の違いはあるのでしょうか？

リセット・フィードスルー・レベル・クランプ・クロック(φCP) は CCD内部でクランプを行うためのタイミング・パルスです。

画素クランプとライン・クランプの2種類あります。
画素クランプとライン・クランプの信号出力の違いについてですが、 機能面においては両クランプとも同じです。
CCD出力を所定のレベルにクランプします。

画素クランプとライン・クランプではランダム・ノイズ特性が異なります。
データ・シートの電気的特性にも記載していますが、 ライン・クランプ時のランダム・ノイズは画素クランプ時のランダム・ノイズに対して約4倍(TYP)となります。
ライン・クランプの方が画素クランプに比べ比較的容易にクランプ・パルスを生成できるのですが、 ノイズ特性を重視し画素クランプの方を推奨いたします。

なお、画素クランプでは、出力波形にクランプ・パルスに起因するノイズが重畳します。 データ・シート p.8と p.9に記載のCCD出力波形をご覧ください。画素クランプではクランプ・パルスの タイミングで出力信号にノイズがのります。

GNDがアナログとデジタルがありますが、応用回路例ではまとめられています。
各々分ける必要はありますか？

いいえ応用例に示しておりますように分ける必要はございません。
お客さまが、雑音などに配慮した基板設計をされる場合にご利用頂くための配慮です。
まとめて処理して頂いてかまいません。

分光特性ですが、グラフの測定条件は (1)照度一定, (2)エネルギー一定 のどちらでしょうか？

測定条件は (2) のエネルギー一定となります。

データ・レート 2MHzmaxとの記載がありますが、φ1, φ2のパルス幅についての記載がありません。
φ1及びφ2の1サイクルで、Voutが1回信号出力されている事より、 φ1, φ2の周波数が 2MHzmaxという事でよろしいでしょうか？
また、パルス幅についての仕様をお知らせください。

φ1, φ2のクロックの最大周波数は 2MHz(500nS)となります。
φ1, φ2の立ち上り，立ち下りの規定はありますが、クロック幅の規定はしておりません。
ただしクロックのデューティは基本的に50%でご使用頂くようお願い致します。

なお、データ・シート p.7 のφTGとのタイミングにおいて、 t5 = 650nS(min) としてφ1, φ2の半クロックが 500nS以上の規格になっておりますが、 t5 に関しましては φTGのパルス期間のみに限定されます。
つまり、p.6 の全体タイミング・チャートの記載では分かり難いのですが、 φTGパルス前後の期間φ1, φ2がそれぞれ、ハイ・レベル,ロウ・レベルが長くなるように入力する必要があります。

上部樹脂カバーの材質は何ですか？
カバー樹脂はアルコール等の有機溶剤で、指紋等を除去しても大丈夫でしょうか？

上部樹脂カバーとは窓材のことと思いますが、窓材の材質はアートンという材質になります。
キャップ拭き取りの際には次の溶剤を使って頂ければ問題ありません。

　エチル・アルコール（略号　EtOH）
　メチル・アルコール（略号　MeOH）
　イソプロピル・アルコール（略号　IPA）
　Ｎメチル・ピロリドン（略号　NMP）

上記溶剤以外を使用した場合はキャップに物理的もしくは光学的な傷害を引き起こす恐れがあります。
また、拭き取りの際には、やわらかい布を使用するとともに布にゴミなど付着していないようにしてください。 (ゴミ等がキャップを傷つける恐れがあるため)

uPD8827Aには、デジタル電圧、ヒートシンク電圧、出力部ドレーン電圧と３つの電源がありますが、デジタル電圧、ヒートシンク電圧はどの部分に供給されるのでしょうか？

デジタル電圧はクロックドライバーなど内部で発生するデジタル回路用の電源端子です。
また、ヒートシンク電圧は、金属製ヒートシンクに熱を逃がすために接続されたCCDチップの裏面の電位を保つのに必要な電源です。

(2006/12)

データ・シートの応用回路例で、φ１Ａ、φ２Ａなどをドライブするバッファを３個並列に使用するように記述してありますが、φＴＧ１の入力端子容量がtyp.400pFと大きいにもかかわらず、バッファは１個で記述してあります。
なぜでしょうか？

φ１Ａ、φ２Ａなどの信号にはクロスポイントの規格がありますように、他の信号との規格が比較的厳しいのに対して、φＴＧ１は他の信号との関係が緩やかなため、さほど立ち上がり／立下りが厳しくありません。また、φＴＧ１のパルス幅(t3)はmin.1usからmax.5usまでと非常に緩やかな規格でもありますので、さほど立ち上がり／立下りが厳しくないという、理由もあります。
そこで、バッファ一個で記述していますが、あくまでもこれは応用回路例ですので、規格を満足するように、お客様の配線容量なども考慮し、ご設計／ご評価くださいますようにお願い申し上げます。

(2006/12)

マイクロ・レンズは付いているのでしょうか？

マイクロ・レンズは搭載しておりません。

60度程度の角度を持って光が入射した場合、検知可能でしょうか。

角度をもった光入射は、垂直光入射に対して CCD受光面の光量が厳しくなるため、出力信号減少となります。
この減少に対して 60度の角度で検知可能か否かは、システム設計に依存するため一概に言えません。

データ・シートに特性項目の定義が記載されていますが、その中の「３．出力電圧の不均一性(PRNU)」の図の「レジスタ・ダークDCレベル」とは何でしょうか？

データ・シートのタイミングチャートに記載されている「レジスタ画素（３２画素）」期間のVoutのDCレベルのことです。

CCDの電源投入順序の制限はありますか？

CCD電源12Vを先に投入し、その後5V系の電源を立ち上げることを推奨いたします。

光を照射した時に、有効フォトセル中の同一画素を数回読み出した時、 出力電圧の変動（ショット・ノイズ）があると思いますが、 出力電圧 0V, 0.5V, 1.0V, 1.5V, 2.0Vに対しての変動量(ショット・ノイズ)を教えてください。

概略次のとおりとなります。 あくまでもご参考としてお考えください。

出力電圧	ショット・ノイズ
0.0V(暗時)	1.5mV
0.5V	9.0mV
1.0V	12.5mV
1.5V	15.5mV
2.0V	18.0mV