アナログ・スイッチの使い方

単電源での使用は可能ですか？

uPD5200, 5201, 5205はいずれも両電源仕様となっており、単電源での使用はできません。データシートの推奨動作条件内でご使用下さい。

(2007/07)

データシートにある「ラッチアップ・プルーフ構造」とは何ですか？　ラッチアップを起こさないと言う意味ですか？

ＣＭＯＳ構造のため、基本的にラッチアップを起こす可能性があります。
「ラッチアップ・プルーフ」の意味はラッチアップを起こさないと言う意味でなく、起こしにくい（即ち従来構造に比べてラッチアップ耐量が向上している）という意味です。

(2007/07)

ラッチアップを起こすのはどのような場合ですか？

電源, ＧＮＤ端子及びＳ, Ｄ端子の電位状態が以下のケースになった場合、破損の可能性があります。

• 電源端子に電源電圧が印加されない状態で、ＳまたはＤ端子に電圧が印加された場合。（Ｓ又はＤ電位がＶ^＋より高くなると、チャネル（Ｐ）, サブストレート（Ｎ）で形成される寄生ダイオードがＯＮとなり過電流が流れるため）
• ＧＮＤ端子電圧がＶ^＋端子電圧よりＶ_Ｆ（ダイオード順方向降伏電圧≒０．７Ｖ）以上持ち上がった場合。（ＧＮＤ端子よりＮｓｕｂに大電流が流れ込むため）

特にこの場合、Ｓ又はＤ端子が低い電位になっていると（Ｖ⁻と同電位など）電源投入と同時に破壊しやすくなります。
電源投入時のシーケンスにもご注意下さい。電源の大元自体は早く立ち上がっても、ＩＣへの電源供給ラインに存在するフィルタ等の影響で、実際の電源端子での電位の立ち上がりにディレイを生ずることもあります。

(2007/07)

ラッチアップ対策としてはどのような方法が有効ですか？

通常のＣＭＯＳロジックＩＣと同じ考え方で取り扱って下さい。
例えば以下のような対策方法があります。

• 制御ラインに直列に抵抗を挿入する
• 電源―電源端子間に抵抗（１００〜数百Ω程度）を挿入する
• 外部に保護ダイオードを設置する（端子―電源間）
• 上記方法を組み合わせる

(2007/07)

スイッチＯＦＦ時の入出力間抵抗値は？

スイッチＯＦＦ時の抵抗値は規定しておりません。
この場合はリーク電流が流れます。電気的特性のソース（ドレイン）・オフ・リーク電流の項目をご参照下さい。

(2007/07)

ＣＭＯＳ４０００シリーズのｕＰＤ４０６６Ｂとの相違点は？

ＣＭＯＳ４０００シリーズのｕＰＤ４０６６Ｂ（廃止品）と, ｕＰＤ５２００／５２０１は, どちらもＣＭＯＳアナログスイッチですが、以下の点が大きく異なります。

項目	ｕＰＤ４０６６Ｂ	ｕＰＤ５２００／５２０１
電源電圧 （推奨電源電圧範囲）	＋３Ｖ〜＋１８Ｖ	±８Ｖ〜１６Ｖ
電源方式	±電源　および　単電源	±電源のみ
動作温度範囲	−４０℃〜＋８５℃	−２０℃〜＋７０℃

(2007/07)