本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
Volume 78 (2007/09/21)
EOS/ESDシンポジウム発表論文のご紹介 (1/3)
2007年9月16日から21日まで、米国カリフォルニア州のアナハイムで、電子機器、部品に関する静電気障害とその対策、電磁障害とその対策の研究に関して世界で最も権威のあるESD Associationが主催する国際学会「EOS/ESDシンポジウム」が開催されました。今回、EOS/ESDシンポジウムで当社が発表した研究成果をご紹介します。
EOS/ESDシンポジウムとは
EOS/ESDシンポジウムは、1979年に始まり今回で29回目になります。ここではESD現象の解析やESD制御方法に関する最新の研究、開発が発表され、部材や環境などESDの発生ケースに分類された12ものテクニカルセッションが開催されました。今回当社からは2件の論文が発表されました。
NECエレクトロニクス関係の発表論文
EOS/ESDシンポジウムで発表された2つの論文の概要を紹介します。
<<論文タイトル>>
- Technical Sessions：1A.5
- Layout Technique to Alleviate Soft Failure for Short Pitch Multi Finger ESD Protection Devices
- 狭ピッチ多数本配列MOS型ESD保護素子の微小リーク破壊を軽減するレイアウト技術
- コンタクト抵抗を利用した狭ピッチ多数本配列レイアウト技術に加えて、放熱経路を追加するレイアウトを行うことで、微小リーク破壊を軽減し、高性能かつ低コストなMOS型ESD保護素子技術を開発しました。
- Layout Technique to Alleviate Soft Failure for Short Pitch Multi Finger ESD Protection Devices
- Technical Sessions：7A.1
- A Low-Leakage SCR Design Using Trigger-PMOS Modulations for ESD Protection
- 超低リーク電流のサイリスタ型静電気保護回路
- 低リーク電流と低トリガ電圧を両立することが可能なサイリスタ型の静電気保護回路を開発しました。トリガ素子にPMOSを利用し、そのPMOS構造を変えることで広範囲のアプリケーションに対応可能です。
- A Low-Leakage SCR Design Using Trigger-PMOS Modulations for ESD Protection
310KB)
© 1995-2008 NEC Electronics Corporation
