本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
Volume 75 (2007/06/26)
VLSIシンポジウム2007発表論文のご紹介 (2/5)
微細トランジスタ特性ばらつきが回路動作に及ぼす影響の高精度予測技術を開発
「微細デバイス特性のランダムばらつき」を物理的に予測し、この予測されたランダムなばらつきを回路シミュレーション設計に精密に取り込むことで、回路（たとえばSRAMセル）特性の安定性を量産前に高精度に見積もることを可能にする技術を開発しました。
プロセスの微細化により、シリコンデバイスは高性能化と高集積化を実現してきましたが、これから先さらに微細化プロセスが進むにつれて、物理的な要因による単体デバイス特性の「ランダムなばらつき」が飛躍的に増大し、LSIの回路動作を不安定にすることが大きな問題になりつつあります。NECおよびNECエレクトロニクスでは、この問題を解決するために従来より研究開発を進めてきました。そして、今回「微細デバイス特性のランダムばらつき*1」を物理的に予測し、回路シミュレーション設計に精密に取り込むことで、回路特性の安定性を量産前に高精度に見積もることが可能な2つの技術を開発しました。
1つは、原子レベルでの影響を考慮した製造プロセス・デバイス動作シミュレーション*2技術です。これにより、単体トランジスタの統計的なデバイス特性ゆらぎを算出できるようにしました（図1）。もう1つは、個々にばらつくトランジスタ特性を回路シミュレーション用のトランジスタモデル*3に精密かつ高速に写し取る技術です。これにより現実に近いばらつきを考慮して回路特性のシミュレーションを実行できるようにしました（図2）。
これら2つの技術を組み合わせて、デバイス構造設計段階および回路設計段階での「ばらつき考慮歩留まり予測」が十分可能なことを実証しました。デバイス特性のゆらぎ予測を十分反映した回路設計を実行することで、製造の速やかな立ち上げと高信頼性の両立をこれまで以上に確実にし、設計から製品完成までのさらなる期間短縮が図れます。
NECエレクトロニクスは、「ばらつき考慮設計」に関する技術を用いて、お客様に満足していただける性能と品質の高機能システムLSIを低価格で提供し続けることで、高品質かつ短納期に開発することでユビキタス社会の発展を支えていきます。さらにプロセス微細化によるデバイスのばらつき要因の低減やばらつきを抑制するために有効な製造プロセスの開発も国家プロジェクトMIRAIとの連携を強化しながら進めていきます。
注釈(*)
- 本質的なばらつき
大規模集積回路中では、同一チップ内の同じ製造条件で作られたトランジスタであっても、シリコン結晶中にドーピングされた不純物原子の位置と数が、素子それぞれでランダムに異なるために特性ばらつきが生じます。また、電極材料をまっすぐに加工したつもりでも、微視的にはランダムにゆらいでいるため、その電極が関係する特性もゆらぐことがあります。このような「ランダムばらつき」は、たとえば特性が完全にそろったデバイスを大量に必要とする大容量かつ高速なSRAMでは、回路動作を困難にすると考えられています。これら原子レベルでのばらつきの影響が顕在化した要因として、セルの微細化が大幅に進展したことで、（1）1つのセルに打ち込まれるドーピング不純物の数が非常に少なくなってきたことにより、個々の不純物の影響が強く現れるようになったことや、（2）これらドーピング不純物の存在するわずかな位置の違いがデバイス動作を制御するパラメータとして無視できない程度になってきたためです。
- 原子レベルプロセス・デバイスシミュレーション
トランジスタ製造プロセスであるイオン注入や熱処理プロセスに関して、個々の原子レベルでは、シリコン結晶中に導入される不純物原子の位置と数を求め、また不純物を含むシリコン半導体内では、その個別の不純物位置に依存する電位分布を用いて電子の運動を計算し、個々の不純物の位置と数を反映してデバイス特性を高精度に算出できるようにしました。
- 回路シミュレーション用のトランジスタモデル
回路シミュレーションは、回路を構成するトランジスタに流れる電流を電圧の関数として数式でモデル化し、電圧と電流の連立方程式を高速に解くことで実現しています。これまで実際の製造条件下での"ばらつき"を精密にトランジスタモデルに取り込むことは容易でありませんでした。
