本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
Volume 58 (2006/03/01)
ISSCC2006発表論文のご紹介 (1/3)
2006年2月5日から9日まで、米国カリフォルニア州サンフランシスコ市で、最先端の集積回路技術が発表される「ISSCC (IEEE International Solid State Circuits Conference：国際固体素子回路会議) 2006」が開催されました。今回は、ISSCCに採択されたNECエレクトロニクスとNECによる共同の研究成果をご紹介します。
ISSCCとは
ISSCCは、半導体技術のオリンピックとも呼ばれているエレクトロニクス関係の世界最大級の会議の一つです。集積回路をテーマとする国際的会議であり、半導体素子や製造プロセスをテーマとする「IEDM (International Electron Devices Meeting)」と双璧をなすものです。1954年に始まり、53回目を迎える今年は"Multimedia for Mobile World"がテーマでした。過去最高を記録した昨年の投稿数を遥かに超える700件弱の中から255件の論文が採択され、分野別では、昨年に引き続いて無線通信分野での論文が多くなりました。地域別では、昨年やや減少した米国が今年は大幅に増加した一方で、欧州とアジアは昨年とほぼ同数という状況でした。アジアの中では台湾が好調でした。昨年も一昨年に比べ3倍と大幅に件数を伸ばしましたが、今年はさらに韓国を抜いて、米国、日本に続く第3位となりました。NECグループからは9件の論文が採択されました。
ISSCCは、投稿論文の発表セッション(Paper Session)と特定テーマの技術動向を議論するセッション(Discussion Session)などに分かれており、半導体技術に基づいた最先端のIC設計技術やLSI応用技術が活発に議論されます。
NECエレクトロニクス関係の発表論文
ISSCCで採択された2つの論文の概要を紹介します。
<<論文概要>>
- Session 28: Wireline Building Blocks
- A 1ps-Resolution Jitter-Measurement Macro Using Interpolated Jitter Oversampling
- 「先端LSI設計・開発を支援する世界最高精度1psのオンチップジッタ測定回路技術」
- この技術によりLSIの微細化による性能劣化への対策を容易にし、継続的なLSI性能の向上を実現できます。特に、実運用面での動作マージンの高精度な解析や、次世代での潜在的問題の早期発見が可能です。
- A 1ps-Resolution Jitter-Measurement Macro Using Interpolated Jitter Oversampling
- Session 34: SRAM
- Redefinition of Write Margin for Next-Generation SRAM and Write-Margin Monitoring Circuit
- 「次世代SRAMの開発期間を削減可能とする新定義の書き込みマージン」
- SRAMの書き込みマージンを定義しなおすことにより最悪値を概算できるようにしました。これにより、SRAMの開発期間を大幅に削減することが可能になります。
- Redefinition of Write Margin for Next-Generation SRAM and Write-Margin Monitoring Circuit
376KB)