本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
ゲートアレイ（G/A）開発フロー
当社のG/Aを設計する場合，その道具として設計環境（設計ツール）が必要になります。当社では，G/Aの設計環境は自社製の設計ツールと市販ツールを統合したOPENCAD®をサポートしています。
G/Aの開発フロー手法
G/Aの開発フローには，大きく分けて次の2通りの手法があります。
- 回路図入力による設計
当社で用意しているファンクション・ブロック一覧（ライブラリ）から必要なものを使って回路図を作成する方法 - トップダウン設計
希望する回路構成を専用の言語（VHDLやVerilogHDLなど）で機能記述化して，論理合成ツールを用いて回路図に変換する方法
上記いずれかの手法で作成された回路図が，機能面やタイミング的に求めている仕様と正しいかどうかを検証するために，テスト・パターンと呼ばれる期待値データを用いてシミュレーションを実行します。当社では，シミュレーション結果がチップの実動作と等価になるように，精度の高いプログラムや各種ライブラリを準備しています。これにより，ユーザは回路設計ミスによるチップの起こし直し（リワーク）を事前に防ぐことが可能となり，開発期間や開発費用の低減が図れることになります。
また，当社では，“高速設計”や“テスト容易化設計”を実現するための手段として，CTS，PLL，BIST，スキャンパス，バウンダリ・スキャンなどの幅広い要素技術を取り揃えています。
© 1995-2008 NEC Electronics Corporation
