本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
ゲートアレイ, エンベデッドアレイとは
近年, セミカスタム(ASIC)手法を利用した電子デバイス製品が著しい成長を遂げてきています。差別化を実現できる製品をいち早く市場に投入するために欠かせないデバイスとしてASICが使用されています。
ASICの中でも, 通信機器, 産業機器, OA機器, 民生機器, アミューズメント製品などの幅広い分野で利用されているのが「ゲートアレイ」です。ここでは，このゲートアレイの概要について説明します。
| 当社ASICにおけるゲートアレイの位置付け | ゲートアレイとは | エンベデッドアレイとは |
当社ASICにおけるゲートアレイの位置付け
ゲートアレイとは
ゲートアレイとは，マスタ・ウェハーがあらかじめ用意されているセミカスタムICです。
LSIの製造工程では，トランジスタなどの素子をシリコン・ウェハー上に形成する「拡散工程」に多くの時間を要しますが，ゲートアレイでは，この拡散工程を終えたマスタ・ウェハーと呼ばれるものをメーカーで用意しています。
マスタ・ウェハーの上には，論理ゲート（基本セル）が格子（アレイ）状に配列されており， 実現すべき回路が決まったあとに，相互に配線されておらず電気的に独立している基本セルを組み合わせて，希望のディジタル回路を実現します。
短期開発が可能！
少量でも安価に製造することが可能！
ゲートアレイの配置方法
|
ゲートアレイの構造
ゲートアレイは、3つの部分から構成されています。
入出力パッド領域
入出力パッド領域には, チップとパッケージのリード・フレームを接続するための領域が設けられていて,ワイヤー・ボンディングという手法により接続されています（パッケージの種類によっては他の手法によりボンディングされているものもあります）。
入出力バッファ領域
入出力バッファ領域には，この入出力パッドと内部セルとを接続するためのトランジスタが配置されています。一方，内部セル領域にはあらかじめ規則的にトランジスタが埋め込まれていて，2入力NANDゲートを実現できる単位を最小単位(1セル，あるいは1ゲート)としてチップ上に敷き詰められています。このセルの数によって，実現できる回路規模が制限されるため，当社ではあらかじめセル数の異なった複数のチップ・サイズ（マスタと呼ばれる）を取り揃えていますので，ユーザはこれらの中から最適なマスタを選択できるようになっています。ワイヤー・ボンディングという手法により接続されています（パッケージの種類によっては他の手法によりボンディングされているものもあります）。入出力バッファ領域には，この入出力パッドと内部セルとを接続するためのトランジスタが配置されています。
内部セル領域
内部セル領域にはあらかじめ規則的にトランジスタが埋め込まれていて，2入力NANDゲートを実現できる単位を最小単位(1セル，あるいは1ゲート)としてチップ上に敷き詰められています。このセルの数によって，実現できる回路規模が制限されるため，当社ではあらかじめセル数の異なった複数のチップ・サイズ（マスタと呼ばれる）を取り揃えていますので，ユーザはこれらの中から最適なマスタを選択できるようになっています。
ゲートアレイの分類
ゲートアレイでは，プロセス（チップ構造：ゲートの幅，配線方法等）や搭載ゲート数によって，数種類のシリーズが用意されています。
エンベデッドアレイとは？
ゲートアレイのカテゴリに含まれる製品として，「エンベデッドアレイ」があります。
エンベデッドアレイは内部領域にゲートアレイの基本セルを使用し，セルベースICと同タイプのメモリやコアなどを搭載できる高性能なセミカスタムLSIです。
メモリ容量の多い回路の場合は，エンベデッドアレイの方が低価格ですが，セルベースICのように下地から作り込むために開発費がかかります。
ゲートアレイとエンベデッドアレイどちらがお得かは，ぜひ弊社の半導体販売店にお見積もりをご依頼ください。
