本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、
情報は問題なくご利用いただけます。
置き換え支援ツール
当社では，FPGAで評価，試作した回路のゲートアレイ化をサポートする各種ツールを用意しています。当社販売特約店にご相談ください。
各種ファイルのダウンロード方法はこちら
カギ付アイコンのドキュメントをダウンロードするにはユーザ登録が必要です。
ユーザ登録、変更 / メールマガジン配信登録はこちらから。
トップ階層生成ツール
トップ階層生成ツール（TOP_Wrapper）は，FPGA設計時の端子情報ファイルから，ゲートアレイ用のTOP記述（Verilog-HDL）を生成します。
|
805KB)RAM Wrapper
FPGAで設計したメモリをゲートアレイ（CMOS-10HD，CMOS-12M）で置き換える際のRTL設計をサポートするツールです。FPGAでのメモリ仕様と，変換後のゲートアレイのメモリ・タイプを指定することで，Verilog/VHDL記述のメモリ・モジュールを出力できます。さらに，生成したメモリ・モジュールの検証用テスト・ベンチ（Verilog）を出力します。このモジュールをFPGAのデザイン・ファイルとあわせて論理合成することで，ゲートアレイ用のネットリストを生成できます。まずはRAM Wrapperクイックガイドをご一読になり，下記よりダウンロードしてください。
共通資料
677KB)
|
テスト・ベクタ変換ツール（V2AT）
テスト・ベクタ変換ツール（V2AT）はModelSim®が生成した「VCDファイル」を，ユーザが記述した「V2ATコマンド・ファイル」を参照しながら，当社テスト・パターンであるALBATROSSファイル（以降ALBAファイル）に変換するものです。
このツールを用いることにより，FPGAの評価に使用したテスト・ベクタを，容易に当社ゲートアレイのテスト・パターンに変換することができます。
VHDL記述，verilog®記述を問わず，双方向端子を扱うことができます。
さらに，信号端子の追加／削除，信号端子名称の変更，テスト・パターンの追加／削除／変更などのほか，NECテスト用端子の追加や一部テスト・パターンの生成を行うこともできます。
ZIPファイルを解凍後，V2ATクイックガイド（A19022J）をまずご参照ください。
クイックガイド，ユーザーズ・マニュアルは，ZIPファイルに含まれております。
動作使用環境と対象ツール
|
注釈(*)
- 32bit版のみ
対象VCDファイル
以下のModelSimが生成するVCDファイルの変換が正常にできることを確認しています。
これら以外のシミュレータが生成するVCDファイルには対応しておりません。
|
注釈(*)
- OPENCADでも変換可能です。
注意
このV2ATツールが扱うVCDファイルは，ModelSimにて生成したVCDファイルのみを変換対象としています。
ModelSim以外のシミュレータが生成するVCDファイルには対応していません。
また，対象とするVCDファイルの生成方法は，ユーザーズ・マニュアルの17ページに記載しています。
V2ATツールが使用できる文字は，半角英数字と“_”のみです。
“- ￥ / : * ? < > |”などの半角記号は使用できません。
PLL実動作モデル
PLLの置き換え時には，周波数，逓倍数，ジッタなどの互換性検討，端子機能などに注意する必要があります。当社では，CMOS-12Mの位相シフト・タイプのPLLについて，検証を容易に行っていただくためにVerilog言語による実動作モデルをご提供しています。
