ページの先頭です
本文へジャンプする

本ウェブサイトでは、JavaScriptおよびスタイルシートを使用しております。
お客さまがご使用のブラウザではスタイルが未適応のため、本来とは異なった表示になっておりますが、 情報は問題なくご利用いただけます。

製品情報 > ASIC > ゲートアレイ，エンべデッドアレイ > 活用事例 >

事例6：タイマ，シリアルI/F，パラレルI/Fの1チップ化


マイコン周辺IC（μPD71051，54，55，59）＋ロジック回路（約500ゲート）を1チップ化できます。


タイマ，シリアルI/F，パラレルI/Fの1チップ化

おすすめマスタ・スライス，パッケージ


各周辺IC相当マクロの搭載可能数
1個 2個 3個 4個
μPD71051 μPD65881
μPD65941
48-pin TQFP 		μPD65894
μPD65942
64-pin TQFP 		μPD65894
μPD65942
64-pin TQFP 		μPD65894
μPD65942
80-pin TQFP
μPD71054 μPD65892
μPD65941
48-pin TQFP 		μPD65883
μPD65942
64-pin TQFP 		μPD65883
μPD65942
64-pin TQFP 		μPD65883
μPD65942
64-pin TQFP
μPD71059 μPD65881
μPD65941
48-pin TQFP 		μPD65882
μPD65941
48-pin TQFP 		μPD65894
μPD65941
64-pin TQFP 		μPD65894
μPD65941
80-pin TQFP
μPD71055 μPD65881
48-pin TQFP 		μPD65882
80-pin TQFP 		μPD65882
100-pin TQFP 		μPD65894
144-pin TQFP


  • ロジック回路は，ユーザ・ロジックに約500ゲート，および内部制御回路の合計として1Kゲートが含まれます。
  • 出力同時動作の規定に触れる場合は，回避のための追加電源端子が別途必要です。